⑩ 日本国特許庁(JP)

**卯特許出願公表** 

# ⑫公表特許公報(A)

 $\Psi 4 - 507320$ 

@公表 平成 4年(1992)12月17日

Sint. Cl. 5 G 11 C 16/04 耸別記号 庁内整理番号 審査 請求 未請求

子備審査請求 有

6 (4) 部門(区分)

G 11 C 17/00 9191-5L

308

(全 30 頁)

2

多状態EEPROMの読み書き回路および技術 60発明の名称

> 頤 平2-506478 204寺

**6922**出 頤 平2(1990)4月12日 **网翻訳文提出日 平3(1991)10月14日** 

**❷国際出願 PCT/US90/01984** 

優先権主張 @1989年4月13日@米国(US)3337,579

アメリカ合衆国 95035 カリフオルニア州 ミルピタス、パーク @発明者 メーロトラ サンジヤイ

シャー プレイス 735

アメリカ合衆国 95035 カリフオルニア州 ロス ガトス、オー ハラリ エリヤホウ @発 明 者

ゼレイズ コート 104

アメリカ合衆国 95054 カリフオルニア州 サンタ クララ、ジ サンデイスク コーポレイショ **创出 願 人** 

エイ ストリート 3270

四代 理 人 弁理士 井ノ口

AT(広域特許),BE(広域特許),CH(広域特許),DE(広域特許),DK(広域特許),ES(広域特許),FR ⑧指 定 国

(広域特許), GB(広域特許), IT(広域特許), JP, LU(広域特許), NL(広域特許), SE(広域特許)

最終頁に続く

#### 求の範

1. コントロールゲートを持ち電気的に消去およびプ ログラムすることができるアドレス可能な複数の半導 休アレイで、

メモリとして使用する間に一定のレベルにプログラム される電荷を保持することができるフローティングゲ ートと、および、前記フローティングゲートから電荷 を除去することができる消去電極を持つ。アドレスさ れたセルのプログラム状態がある決められたスレッシ ュホールドよりも大きいか、少ないかを読み出すシス テムにおいて、

リファレンスメモリセルと、

スレッシュホールドに対して実質的に等しいか、ま たは比例する電荷を持つ前記りファレンスセルの消去。 または再プログラミングのために前記メモリセルアレ イの消去と再プログラミングのために応答する手段と、

アドレスされたセルの電荷のレベルをリファレンス セルのそれと比較するために前記りファレンスセルに 応答する読み取り手段とを含む読み取りシステム。 2. 請求項1記載のシステムであって、前記読みのシ

ステムはメモリをプログラムするためのシステムの一 部であって、

各々のアドレスされたセルはプログラムの繰り返しシ ーケンスにおいて、希望する状態にプログラムされ、 小さなステップでプログラムされたペリファイを希望 する状態に達するまで続ける読み取りシステム。

3. 請求項1記載のシステムにおいて、前記読み取り システムは消去システムの一部でもあり、各々のアド レスされたセルは繰り返し消去によって消去状態まで 消去され、

ここにおいて、小さいステップでの読み取りとベリファ イが前記消去された状態に到達するまで行われる読み 取りシステム。

4. 請求項1記載のメモリセルアレイ、読み取りシス テムにおいて、前記りファレンスセルに書稿された電 荷のレベルは電気的に消去、およびプログラムを前記 メモリの外部から可能である読み取りシステム。

請求項1記載のメモリセルアレイ読み取りシステ ムにおいて,少なくとも1つのマスタリファレンスセ ルを含み、これはメモリの外部から前記スレッシュホ ールドと実質的に等しいか、並列か比例する電荷を持 つメモリの外部から消去。およびプログラム可能であ

ここにおいて前記りファレンスセルの再プログラム 手及は前記マスタリファレンスセルから前記りファレ ンスセルをプログラムする手段を含んでいるシステム。 6. 請求項5記載のメモリセルアレイの読み取りシス テムであって、ここにおいて前記読み取り手段は前記 リファレンスセルの電荷とアドレスされたセルの電荷 とを直接的に比較する手段を含むシステム。

7. 請求項5記載のメモリセルアレイ読み取りシステ ムであって、前記マスタリファレンスセルの予め定め られたスレッシュホールドを前記りファレンスセルの

それに実質的に適合するように顕節する手段と、

前記マスタリファレンスセルの関節されたスレッシュ ホールドと前記アドレスされたセルとを比較するため の手段とを含む読み取りシステム。

8. ソースとドレインとコントロールゲートとメモリとして使用される期間。プログラムされた一定の電荷を保持することができるフローティングゲートと、

前記フローティングゲートから電荷を除去することができる消去電極と、少なくとも2つの予め定められたスレッシュホールドレベルによって規定される領域内のアドレスされたセルに書機された電荷を読み取るシステムであって、

前記少なくとも2つのスレッシュホールドレベルと 実質的に等しいか、または比例する電荷で各々プロケ ラムされた少なくとも2つのリファレンスメモリファレ とアドレスされたセルの電荷のレベルを前記リファレ ンスセルのそれらと比較するための少なくとも2つの リファレンスセルに応答する手段であり、これにのり アドレスされたセルが前記2つの書積された電荷のど ちらに対応するかを決定し、

これによって前記アドレスされた各々から1ビットのデータ以上が書積されている読み取りシステム。

9. 請求項 8 記載のシステムにおいて、読み取りシステムは前記メモリセルをプログラムするシステムの一部であって、前記各々のアドレスされたセルはプログラミングの繰り返しによって希望する状態にプログラムされ、小さなステップでプログラムされた状態の鈍

的記スレッシュホールドレベルと実質的に等しいか、 またはそれに比例する電荷でプログラムされる少なく とも1つのリファレンスメモリセルと、

前記りファレンスセルの電荷とアドレスされたセルの電荷のレベルを比較するために前記りファレンスセルに応答するレスポンス手段によって、前記アドレスされたセルに書積されている電荷が前記2つの書積された環域のいずれかにあるかを決定し、これによって前記アドレスされた各々から1ビットのデータが書積される読み取りシステム。

14. 請求項13記載のシステムにおいて、

前記読み取りシステムはメモリセルのプログラムシステムの一部であって、各々のアドレスされたセルは希望する状態にプログラムの繰り返しのシーケンスによってプログラムされ、小さなステップで読み出しとプログラムされた状態のペリファイが希望する状態に達するまで行われる読み取りシステム。

15. 請求項13記載のシステムにおいて、前記読み取りシステムは消去システムの一部であって、各々アドレスされたセルは消去の状態まで繰り返しの消去手続きにより行われ、小さなステップで読み取りとペリファイが前紀消去の状態に達するまで行われる読み取りシステム。

16. ソースとドレインとフローティングゲート上にプログラムされた電荷のレベルによってコントロールされる前記ソースとドレイン間のコンダクタンスと、コントロールゲートと消去電極を持つアドレス可能な半

み取りとペリファイが希望する状態に速するまで続けられる狭み取りシステム。

10. 請求項8記載のシステムにおいて、前記読み取りシステムは消去システムの一部分であり、各々のエドレスされたセルは消去の繰り返しによって、消去された状態まで消去され、小さなステップで読み取りと消去された状態のベリファイが消去された状態に連するまで続けられる読み取りシステム。

11. 請求項 8 記載のメモリセル読み出しシステムにおいて、前記比較手段は前記 アドレスされたメモリを前記少なくとも 2 つのリファレンスメモリの電荷と 1 つずつ順次比較する手段を含んでいる読み取りシステム。12. 請求項 8 記載のメモリセル読み出しシステムにおいて、前記システムは消去とプログラミングを前記少なくとも 2 つのリファレンスメモリについて独立に前記 2 つのスレッシュホールドを前記メモリの外から消去とプログラミングをするものである読み取りシステム。

13. ソースとドレインとコントロールゲートと、それがメモリとして使用されるときに、ある電荷のレベテにはプログラムされて保持することができるフローでをいかがートと、前記フローティングゲートと、前記フローティングゲートと、前記フローティングゲートと、前記では一下では、一個大力であることができる前去電極を持つ、電気のに消去とプログラム可能な形式のメモリでアドレスの間にであると、フログラムであると、であるシステムであると、それでは、それには、10世界に

事体で電気的に消去およびプログラム可能なメモリセルの複数個のアレイを持つものにおいて、 そこを通過する電流を測定することによってアドレスされた状態を読み出すための読み取りシステムにおいて、

前記アドレスされたセルのフローティングゲート上の電荷のレベルに比例するところの電流レベルを供給するように電流を前記選択されたセルの前記ドレインとソース間に通過させる手段と、

少なくとも2つの予め定められたスレッシュホールドレベルに対応して各々のフローティングゲート上にプログラムされた電荷を持つ。リファレンスセルとして提供される少なくとも2つのメモリセルと、

前記アドレスされたものおよび、リファレンスセルをアドレスセルに流れる電流と前記リファレンスセルに流れる電流と前記リファレンスセルに流れる電流を比較するために接続する手段であって少なくとも前記スレッシュホールドによって定義される3つのレベルのどこにあるかを決定することにより、少なくとも1と1/2ピットのインフォメーションを前記アドレスされたセルに書積する読み取りシステム。17、請求項16記載のシステムにあって、

前記読みのシステムは、メモリセルをプログラムするシステムの一部であり、各々のアドレスされたセルは希望する状態までプログラムの繰り返しの手続きにより、小さいステップで読み出しのペリファイが前記望まれる状態に連するまで行われる読み取りシステム。18、請求項16記載のシステムであって、前記読みの

# 特表平4-507320 (3)

システムは消去の一部を形成し、それはアドレスされたセルが消去されるまで繰り返す消去のプロセスによって小さいステップで読み取りと消去された状態のペリファイを前記消去された状態に達するまで行われる 読み取りシステム。

19. 請求項16に基づくメモリアレイセル読み出しシステムであって、

的記変接手段は前記アドレスセルと前記りファレンス セルに接続された電流ミラー回路を持っている捷み取 りシステム。

20. 集積回路チップ上に形成されたEEpromメモ リシステムであって、

個別的にアドレス可能なEEpromメモリセルの 複数のグループと、

1またはそれ以上のリファレンスセルとして供給されたEEpromグループであって、各々は前記メモリセルの部分を形成する1またはそれ以上のリファレンスセルと、

前記個々にアドレスできるセルをプログラムするために前記チップの外側からの信号に応答して少なくとも2つの導通状態の1つにするように信号に応答する手段と、

機でのアドレス可能な指定されたグループのリファ レンスセルの縁でを同時に消去するために、チップの 外からの信号に応答する手段と、

1またはそれ以上のマスタEEpromリファレンスセルと、

段を含む読み取りシステム。

24. 請求項 2 0 記載のメモリシステムにおいて、前記 使み取り手段は、前記マスタ リファレンスセルを対応 するグループのリファレンスセルに対応して調整する 手段と、

そのように顕整されたマスタリファレンスセルとアドレスセルを比較する手段とを含む読み取りシステム。 25. 請求項2 4 記載のシステムであって、

前記読み取り手段はメモリセルをプログラムするためのシステムの一部であって、アドレスされたセルの各々は希望する状態に至るまで、プログラムの繰り返し手頭により小さいステップでプログラムされた状態の読み取りとペリファイを希望する状態に達するまで続ける読み取りシステム。

26. 請求項 2 4 記載のシステムにおいて、

読み取り手段は消去手段の一部であって、各々のアドレスされたセルは消去される状態まで、繰り返し消去の手順による小さいステップで消された状態の読みとペリファイを消去の状態に達するまで続ける読み取り

27. 集積回路チップ上に形成された半導体の電気的に 消去とプログラム可能なメモリ (EEprom) のア レイであって、

的記メモリセルはソースとドレインとコントロールゲートとセルの中のデータの読みプログラムおよび消去のために特定の電圧を受け入れることができる消去ゲートと、前記セルの特殊なメモリ状態に対応する特

少なくとも3つの導通状態に対応する各々マスタセルの異なったスレッシュホールドレベルを消去またはプログラミングするために前記チップ外から信号に応答する手段と、

前紀マスタリファレンスセルのレベルに前紀グループのリファレンスセルをプログラムするためプログラム中のグループのここにアドレス可能なセルに応答する手段と、

前記与えられたグループのリファレンスレベルを読み出すために前記チップの外側から信号に応答する手段と、

からなる貌み取りシステム。

21. 請求項20記載のシステムであって、

前記読み取り手段は、メモリセルをプログラムするためのシステムの一部であって、各々のアドレスされたセルはプログラムの繰り返しによって、希望する状態まで小さいステップでプログラムされた状態の読み取りとベリファイを希望する状態に達するまで行う読み取りシステム。

22. 請求項20 記載のシステムにおいて、前記読み取り手段は清まシステムの一部であって、各々アドレスされたセルは、清去状態に至るまで、繰り返しの消去の手続きを小さいステップで清された状態のペリファイを前記消去の状態にするまで行う読み取りシステム。
23. 請求項20 記載のメモリシステムにおいて、前記読み取り手段は、アドレスされたセルと与えられたグループのリファレンスセルとを直接比較するための手

定の電荷レベルを保持することができるフローティングゲートとを持ち、特定のメモリ状態は引き続くプログラムまたは消去条件で電荷のレベルの増加または、減少を行うことよって特定のメモリ状態に到達できるようにしたEEpromのデータプログラムシステムにおいて、

複数のアドレスされたセルのプログラミングのため にチャンクのデータを一時的に記憶するための手及と 前記記憶されたチャンクのデータを複数のアドレスさ れたセルの中に並列にプログラムするための手及と、

前記書被されたチャンクデータで、複数のアドレス されたセルの各々の中の前記プログラムされたデータ をペリファイする手段と、

アドレスされた複数のセルの様でがペリファイされるまでに、アドレスされたセルの1またはそれ以上を並列的にプログラムの読み出しを可能にする手段と、を含むEEpromのデータブログラムシステム。
28. 請求項27記載のEEpromをプログラムするための手段であって、前記システムはEEprom集費回路チップ上に存在するEEpromのデータプログラムシステム。

29. 請求項 2 8 記載の E E p r a m セルをプログラム するためのシステムであって、

予め定められた。1またはそれ以上のスレッシュホールドレベルに規定される価値内のアドレスされたセルの記憶された電荷を読み出すためベリファイ手及を含むEEpromのデータブログラムシステムにおいて、

### 特表平4-507320 (4)

的記しまたはそれ以上のスレッシュホールドレベルに 実質的に等しいか、または比例する電荷によって、個 別的にプログラムされるしまたは 2 以上のリファレン スメモリと、

アドレスされたセルの電荷のレベルを前記リファレンスセルの各々と比較をするための1または2以上のリファレンスセルに応答する応答手段であって、これによって前記アドレスされたセルの記憶の領域が前記複数の記憶領域のどれにあたるかを知るEEpromのデータブログラムシステム。

30. 請求項 2 8 記載の E E p r o m セルをプログラム するためのシステムであって、前記メモリセルの様で のセルはグループ中の様でのセルが一緒に消去される ようにグループ付けされており、ペリファイ手及が読 み回路を含む E E p r o m プログラムシステムであっ て、

1または2以上のEEpromグループのリファレンスセルは前記メモリセルのグループの各々の部分として提供されるものであり、前記個々にアドレス可能なセルを少なくとも2つの導通状態の1つにプログラムするために前記チップの外側からの信号に応答する手段と、 捜定されたグループのアドレス可能なリファレンスセルの総でを同時に消去するために前記チップの外部からの信号に応答する手段と、

1または2以上のマスタEEpromリファレンスセルと、

前記1または2以上のマスタリファレンスセル上の

異なったスレッシュホールドレベルであって、それは 少なくとも2つのコンダクション状態の間のブレイク ポイントに相当するものである消去または、プログラ ミングするために前記チップの外部からの信号に応答 する手段と、

グループリファレンスセルを前記マスタリファレンスセルのレベルにプログラムするためにプログラムされたグループの個々にアドレス可能なセルに応答する手段と、

与えられたグループのアドレスされた個々アドレス 可能なセルを前記与えられたグループのリファレンス セルと比較することによって彼み出す手段と、

を含むEEpromのデータプログラムシステム。
31. 請求項30記載のメモリシステムにおいて、前記
読み出し手段は、前記グループのリファレンスセルに
応答するマスタリファレンスセルを腐断するための手段とアドレスされたセルを前記のように調整されたマスタリファレンスセルと比較するための手段とを含む
EEpromのデータプログラムシステム。

32. 請求項28記載のEEprcmセルをプログラム するシステムであって、

前記セルは2ピットの状態を持ち、引き続くプログラムを可能にする手段は、雑てのアドレスされたセルに並列に継てのアドレスされたセルがベリファイされるまで印加するEEpromのデータプログラムシステム。

33. 鯖水頂28記載のEEptomセルをプログラム

するためのシステムであって、

チップ上に底にベリファイされている任意のアドレスされたセルのプログラミングを個別的に禁止するための手段を持ち、ベリファイされていないアドレスされた他のセルを並行的にプログラムを可能にするEEpromのデータプログラムシステム。

34. 請求項 3 3 記載のシステムにおいて、

前記メモリセルは2以上の状態をもつEEpromの データプログラムシステム。

35. 請求項 3 3 記載のシステムにおいて、前記メモリセルは 2 ピットの状態である E E p r o m のデータプログラムシステム。

複数のアドレスされたセルを並列に清去するための 手及と、

複数のアクセスされたセルの各々のメモリ状態をベ

リファイするための手段と、

アドレスされたセルの 1 . またはそれ以上のセルが. 摘去された状態になるまで. 並列に消去を可能ならし める手及と、

からなるEEpromメモリセルを消去するためのシステム。

37. 請求項36記載のEEpromセルの消去システムであって、前記システムはEEprom集費回路チップ上に存在するEEpromメモリセルを消去するためのシステム。

38. 請求項 3 6 記載の E E p r o m セル消去システム であって、前記システムは E E p r o m 集積回路チップの外に存在する E E p r o m メモリセルを消去する ためのシステム。

39. 請求項 3 8 記載の E E p r o m セルを消去するためのシステムであり、前記ペリファイ手段は予め定められた 1 またはそれ以上のスレッシュホールドレベルに規定される領域内にアドレスされたセルの書積電荷を読み出すための手段を含むものであって、以下の構成を含む E E p r o m メモリセルを消去するためのシステム。

1またはそれ以上のメモリセルであって、それら各々独立に電荷によってプログラムされるものであり、その電荷は実質的に前記1または2以上のスレッシュホールドレベルと等しいか、または比例するものである1または2以上のリファレンスセルを含むEEpromメモリセルを預去するためのシステム。

40. 請求項 3 8 記載のシステムで、約記メモリセルは グループ中のセルが一緒に消去されるようにグループ 分けされており、約記ペリファイ手段は読み取り回路 を含むEEpromメモリセルを消去するためのシステムであって、

的記グループのメモリセルの一部として取けられている1または2以上のEEpromのグループのリファレンスセルと、

前記個々にアドレス可能なセルを2つの導通状態のうちの少なくとも1つにプログラムするために前記チップの外側からの信号に応答する手段と、

指定されたグループ中の縁てのアドレス可能である セル、およびリファレンスセルを問時に消去するため にチップの外部からの信号を応答する手及と、

1または2以上のマスタEEpromリファレンス セルと、

少なくとも前述した2つの導通状態の間のプレイクポイントに対応するところの異なったスレッシュホールドレベルが前記1または2以上のマスタリファレンスセルを消去およびプログラムするために前記チップの外側からの信号に応答するための手及と、

前記マスタリファレンスセルのレベルにグループのリファレンスセルをプログラムするためにプログラムされている1つのグループの個々的にアドレス可能なセルに応答する手段と、

前記与えられたグループのリファレンスセルと比較 することによって、アドレスされた個々的なアドレス 可能なセルを読み出すための手段と、

から成るEEpromメモリセルを消去するための システム。

41、請求項40記載のシステムにおいて前記読み取り 手段は前記グループのリファレンスセルに対応するマ スタリファレンスセルを調整するための手段と、

前記のように襲撃されたマスタリファレンスセルと、 アドレスされたセルとを比較する手段とからなるEE promメモリセルを消去するためのシステム。

42、請求項38記載のEEpromセルを消去するためのシステムであって、前記セルは1ビットの状態であり、消去するための手段はアドレスされたセルが消去がベリファイされるまでアドレスされたセルに並列に消去電圧を印加するものであるEEpromメモリセルを指去するためのシステム。

43、請求項38記載のEEpromセルをプログラムするためのシステムであって、チップ上に個別的に既にアドレスされべりファイされた消去を禁止するとともに他のアドレスされてベリファイされたものの消去を可能にする手段を持つEEpromメモリセルを消去するためのシステム。

44. 請求項43記載のシステムにおいて、前記メモリ セルは2以上の状態を持つEEpromメモリセルを 消去するためのシステム。

45. 請求項 4 3 記載のシステムにおいて、前記メモリセルに 1 ピットの状態を持つ E E p r o m メモリセルを消去するためのシステム。

46. 請求項3 6 記載の E E p r o m を消去するための システムにおいて、前記セルを消去された状況から、 消去の状況に近いメモリ状態にプログラムするための 手段を持ち、

これによって、消去された各々のセルのスレッシュホールドレベルの均一性を確保し、そして各々のセルが同じような量のプログラム/消去のストレスに騙されるようにするEEpromメモリセルを消去するためのシステム。

47. アドレス可能な半導体で電気的に消去および書き 込み可能なメモリセルが集役回路チップ上に形成され ているアレイを含むEEpromシステムにおいて、 複数個のアドレスされたメモリをプログラムする点に 改良点を持つEEpromのシステムであって、

メモリセルの操作をコントロールするためのコントローラと、

前記コントローラから直列的に転送されたチャンク のデータをチップ上に仮に書稿するための手及と、

前記書積されたデータのチャンクをアドレスされた 複数のセルに並列にプログラムするための手段と、

チップ上で、アドレスされた複数のセルの各々のプログラムされた書積されたデータのチャンクでベリファイするための手及と、

雑でのアドレスされたデータがベリファイされるまで、1または2以上のアドレスされたセルを並列にさらにプログラムを可能にする手段と、

前記チップからコントローラにアドレスされた雑で

のセルがベリファイされたことを示すために信号を出力するための手段とを含むEEpromシステム。
48、請求項47記載のシステムにおいて、前配セルは
パイナリの状態であって、さらにプログラムを可能に

するための手段は幾てのアドレスされたセルに並列に 織てのアドレスされたセルがベリファイされるまで、 供給するEEpromシステム。

49. 請求項47記載のシステムにおいて、前記メモリセルは2以上の状態を持っており、これによって各メモリセルに1ピット以上を記憶できるEEpromシステム。

50. 請求項 4 7 記載のEEpromシステムであって、さらに既にベリファイされた任意のアドレスのプログラムを個々に禁止するためのチップ上の手段を持ち、一方、未だにベリファイされていない他のアドレスについてはプログラムを可能にするEEpromシステム。

51. アドレス可能な半導体を電気的に消去およびプログラムすることができるメモリモルで集費回路チップ上に形成されているアレイを含むEEpromシステムであって、複数のアドレスされたメモリを消去することを特徴とするEEpromシステムであって、

前記メモリシステムの操作を制御するためのコントローラと、

アドレスされた複数のセルを並列に消去するための 手段と、

前記各々のアドレスされた複数のセルをベリファイ

するためのチップ上のベリファイ手段と、

1または2以上のアドレスされたセルを前記アドレスされた複数のセルがすべて消去されたことがベリファイされるまでさらに並列の消去を可能にする手段を備えるEEpromシステム。

52. 集積された回路上のEEpromの商去されたセルをプログラムするための改良された方法であって、

アドレスされた複数のメモリをプログラムするため にチャンクのデータをチップ上に一時的に書稿するス テップと、

アドレスされたメモリセルの複数の内容を並列に铣み出すステップと、対応する蓄積されたデータのチャンクと読み出された内容を並列に比較することによってチップ上のペリファイを行うステップと、

アドレスされたセルであって、ベリファイされないものにプログラム電圧のパルスを並列に選択的に印加するステップと、複数のアドレスされたセルの継でがベリファイされるまで、ベリファイと選択的プログラミングステップを繰り返すステップと、

を含む方法。

53. 集積回路チップ上のEEpromアレイの中で消去されたメモリセルをプログラミングするための改良された方法であって、

複数のアドレスされたメモリセルをプログラムするためにデータのチャンクをチップ上に一時的に記憶するステップと、縁てのアドレスされたセルにプログラム電圧のパルスを並列に印加するステップと、

された内容を並列に比較することによってチップ上で ベリファイするステップと、

アドレスされたセルでベリファイされていないものにのみプログラム電圧のパルスを並列的に選択的に供給するステップと、

複数のアドレスされたセルの雑でがベリファイされるまでベリファイと選択プログラミングステップを繰り返すステップと、雑ての複数のアドレスされたセルがベリファイされたことを示す信号をチップから出力するステップと、

からなる方法。

55. 請求項27記載のシステムであって、コントロールゲートに供給される電圧は可変であって、他の電圧と独立したものであるEEpromシスチム。

56. 請求項55記載のシステムにおいて、プログラムデータのペリフィケイションの期間に前記コントロールゲートに供給される電圧は、通常の読み出しに供給されるものよりも十分に大きいので、プログラムされたセルはプログラムされた状態とわずかな幅しかもたない状態ではないEEpromシステム。

57. 請求項36記載のシステムにおいて、前記コントロールゲートに供給される電圧は可変であり、他の電圧と独立であるEEpromメモリセルを消去するためのシステム。

58. 請求項 5 7 記載のシステムにおいて、前記コントロールゲートに消去されたセルのペリファケイションの期間に供給される電圧は、通常の読み出しのときに

複数のアドレスされたメモリの内容を並列的に説むステップと、複数のアドレスされたメモリの内容を並列的に読むステップと、複数のアドレスされたメモリの内容を読むステップと、読み出された内容を対応する蓄積されたチャンクデータと並列に比較することによって、チップ上でベリファイするステップと、

アドレスされたデータでペリファイされていないものにだけ、プログラムされた電圧のパルスを並列に印加するステップと縁てのアドレスされた複数のセルが複数のアドレスされた機でのセルがペリファイされるまで、ペリファイと選択プログラムを繰り返すステップと、

を含む方法。

54. アドレス可能な半導体で電気的に消去とプログラムが可能なメモリセルが集積回路チップ上に設けられているアレイを含むEEpromシステムで、消去されたメモリセルのプログラムのための改良された方法であって、

複数のアドレスされたメモリをプログラムするため にコントローラからチップにデータチャンクを直列的 に電送するステップと、

前記データのチャンクをチップ上に記憶するステップと、鍵でのアドレスされたセルにプログラム電圧のパルスを並列に印加するステップと、

アドレスされた複数のメモリセルの内容を並列に読み出すステップと、

対応して記憶されているチャンクのデータと読み出

供給されるものよりも十分に小さいものであって、 消去されたセルは消去された状態において消去された状態とわずかな幅しかもたない状態ではない E E p r o mメモリセルを消去するためのシステム。

59. 予め定められた複数の電流レベルに関連する電流をテストのために検知する検知回路であって、

1またはそれ以上の再生された電流を再現するための1対多の電流ミラーで、前記電流ミラーはテスト電流を選ぶための第1の脚と、複数の技を持つ第2の脚を持ち、各々の脚はリファレンス電流レベルに関連づけられている電流ミラー手段と、

ここに再生された電流を再現するために前記再生された電流は実質的に第1の脚のテスト電流と同じものである各々の枝の第1の電流源と、

リファレンス電流を提供するために 1 つの予め定められた電流レベルを持っている各枝の第 2 の電流課と、

前記第1と、第2の電源間の接続点において、各々の技で比較的に高いか、または比較的に低い電圧を、前記比較的に高いか、または低い電圧は、第1の電流源によって提供された影響される前記テスト電流に競似する再生された電流が前記第2の電流源によって影響されたリファレンス電圧よりも大きいか、または小さい振幅を持つかによる同時に検出するための手段と、からなる検知回路。

60. 請求項 5 9 記載の回路において、前記テスト電流は前記メモリの導通電流に供給され、前記導通電流はそのメモリ状態を示すものである検知回路。

61. 請求項 6 0 記載の回路において、前記メモリセルはEEpromか、またはフラッシュEEpromである検知回路。

62. 請求項 5 9 記載の回路において、前記各枝に設けられている第 2 の電流源は、プログラム可能なりファレンス電流源である絵知同路。

63. 請求項 6 2 記載の回路において、前記テスト電流はメモリセルの導通電流によって提供され、前記導通電流はそのメモリ状態を指し示すものである検知回路。64. 請求項 6 2 記載の回路において、前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

65. 請求項 6 2 記載の回路において、

前記プログラム可能なりファレンス電液源はメモリ セルの導電電流により供給され、

前記導電電流は、メモリの状態によって規定される導電電流である検知回路。

66. 請求項65記載の回路において、

前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

67. 請求項62記載の回路で、

前記プログラム可能なリファレンス電流源は基のプログラム可能なリファレンス電流源を回路により復写されたものであって、

第1、第2の1対1の電流ミラー手段でり、各々が 2つの脚に対してそれぞれ1つのブランチを持ち、前 記第1と第2の1対1の電流量はこれらの2つの脚の

72. 請求項 6 7 記載の回路において、前記他の電流ミラー手改と、前記第 1 の 1 対 1 の電流ミラー手改は、同一の極性のトランジスタを含み、前記第 2 の 1 対 1 の電流ミラー手改は他の極性のトランジスタを含む検知回路。

73. 請求項 5 9 記載の回路において、前記第 2 の電流 源は予め定められたリファレンス電流を各々の枝に提 供するものであって、

ソースとドレインとゲートを持つ予め定められたサイズの 1 本のトランジスタと、

前記予め定められたサイズのトランジスタのソースとドレインを介して、予め定められたリファレンス電波の1つを作り出すために予め定められたリファレンス電圧をゲートに印加する手段と、

前記予め定められたリファレンス電流は枝に直って一定であり、前記予め決められたサイズの差は前記枝間において、予め定められた複数のリファレンス電流を作り出すようになっている検知回路。

74. 請求項7 3 記載の回路において、

前記テスト電流はそのメモリの状態により規定される導電電流により供給されるものである検知回路。 75、請求項73記載の回路において、

前記メモリセルはEEpromまたはフラッシュE Epromである検知回路。

76. 請求項7 3 記載の回路において、

前記プログラム可能なリファレンス電流量はそのメモリの状態によって規定される導電電流により供給さ

1 つに相互に接続されており、前記第2 の電流線は前記第2 の 1 対 1 の電流ミラー手段の他の脚に接続されることによって提供されるものである第1、第2 の 1 対 1 の電流ミラー手段と、

リファレンス電流を提供するための前記第1の1対1 グラム可能なリファレンス電流源は前記第1の1対1 の電流を見いたの間に接続されており、これには水でで、実質的に同じリファレンス電流を相互接続された。 で、実質的に同じリファレンス電流を相互を表示をいる。 によう一のように導き、その1対1の電流源の脚に導くと同様にはの間に第2の電流源の脚に無は に当初のプログラム可能なリファレンス電流源 ソースと実質的に 源である検知回路。

68. 請求項67記載の回路において、

前記テスト電流はそのメモリの状態により規定される事電電流により供給されるものである検知回路。 69、請求項 6 8 記載の回路において、

前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

70. 請求項67記載の回路において、

前記プログラム可能なリファレンス電流器はそのメ モリの状態によって規定される導電電流により供給されるものである検知回路。

71、請求項70記載の回路において、

前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

れるものである検知回路。

77、請求項76記載の回路において、

前記メモリセルはEEpromまたはフラッシュE Epromである検知回路。

78. 複数の予め定められたリファレンス電流レベルに関連して、テスト電流を検出するための回路であり、前記複数のリファレンス電流レベルは倍率によって低いリファレンス電流から段階的に得られるものにおいて、

1 つのテスト電流を1またはそれ以上の再生された電流に複製するための1対他の電流ミラー手段であっり、前記電流ミラーは前記テスト電流を保持する第1の脚を持ち、第1の脚と複数の枝を持つ第2の脚を持っており、各枝はリファレンス電流レベルと倍率に関連付けられている1対他の電流ミラー手段と、

再現された電流を再生するための各枝の第1の電流 激であって、前記再生された電流は前記第1の脚のテスト電流から倍率によってもたらされるものであること、

最も高いりファレンス電圧を前記複数のりファレンス 電流のレベルから提供するための各技の第2の電流源 と、

前記第1と第2の電波源の接続点において比較的に高いか。または低い電圧を各技において、同時に検出するための手段であって、前記比較的に高いかまたは低い電圧は前記第1の電波源によって提供されたテスト電波から期せずして再生された電波が前記第2の電流源によって提供される最大のリファレンス電波に対

#### 特表平4-507320 (8)

して大きいか、小さいかによって決まる テスト電流を検知する検知回路。

79. 請求項78記載の回路において、

前記テスト電流はそのメモリの状態により規定される導電電流により供給されるものである検知回路。 80. 請求項79記載の回路において、

前記メモリセルはEEPromまたはフラッシュE EPromである検知回路。

81. 請求項78記載の回路において、

前記プログラム可能なりファレンス電流療はそのメモリの状態によって規定される導電電流により供給されるものである検知回路。

82. 請求項81記載の回路において、

前記メモリセルはEEPromまたはフラッシュE Epromである検知回路。

83. 複数の予め定められたりファレンス電流に関連してテスト電流を検出するための回路であり、各々の複数のリファレンス電流のレベルは、それに与えられたリファレンス電流レベルから倍率によってスケルされたものであるテスト電流を検出するための回路であって、

与えられたリファレンス電流を1または2以上の再生電流に再現するための1対他数の電流ミラーであり。前記電流ミラーは前記与えられたリファレンス電流を連ぶ第1の脚と複数の技を持つ第2の脚を持っており、各枝はリファレンス電流レベルに倍率をかけたものに関連させられている1対他数の電流ミラー手段と、

はEEpromまたはフラッシュEEpromである 検知回路。 各々の枝において、そこに再生された電流を再生するための第1の電流線であり、再生された電流は与えられたリファレンス電流レベル、前記第1の脚の中のリファレンスレベルから関連する倍率係数によってスケーリングされたものである第1の電流線と、

前記テスト電流を供給するための各枝の第2の電流 課と、

前記第1と第2電流源の接続点において、比較的高 いかまたは低い電圧を各々の技において、同時に被 であり、前記比較的高いかまたは、低い電流 であるかは、前記第1の電流源によって供給される も低いリファレンス電流レベルからスケーリングされ で再生された電流が、前記第2の電流源によって供給 でれたテスト電流よりも大きいか、または小さいよれ でれたテスト電流よりも大きいか。 ではなるテスト電流 を検出するための回路。

84. 請求項 8 3 記載の回路において、前記テスト電液はそのメモリの状態により規定される導電電流により供給されるものである検知回路。

85. 請求項 8 4 記載の回路において、前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

86. 請求項 8 3 記載の回路において、前記プログラム 可能なリファレンス電流振はそのメモリの状態によっ て規定される導電電流により供給されるものである検 知回路。

87. 請求項86記載の回路において、前記メモリセル

明 知 書

多状態EEPROMの読み書き回路および技術

### 〔発明の背景〕

この出職は1989年8月13日に出職された米国出職を号配337.579号の継続出職である。

この発明は一般的には半導体の電気的に消去およびプログラムできるリードオンリメモリ(EEprom)に関連し、さらに詳しくいえば、それらの状態を読み出し、またはプログラムするための回路技術に関する。

EEpromと電気的にプログラムできる競み出しメモリ(EEprom)は典型的には不揮発性記憶データの貯蔵、またはプログラムのためのデジタル回路に使用されている。それらは梢去されるものであり、それらのメモリセルの中に書き込みまたは"プログラム"できるものである。

電界効果トランジスタの形において、1つのEpromは、フローティング(接続されていない) 導伝ゲートをソースとドレイン間の半導体基板の中のチャンネル領域の上に、絶縁された形利用している。 前記トランジスタのスレッシュホールド電圧特性はフ

### 特表平4-507320 (9)

ローティングゲート上に止められている電荷の量にしたがって創物される。すなわち、トランジスタがターン "オン" してそのソースとドレイン領域間に導速を許容する前に前記コントロールゲートに与えられなければならない最小の電圧(スレッシュホールド)はフローティングゲート上の電荷のレベルによって創御される。

前記フローティングゲートはある範囲の電荷を保持することができ、それによって1つのEpromメモリセルは任意のスレッシュホールドウィンド内においてプログラムされる。

その装置のスレッシュホールドウインドの大きさは、 その装置の最小および最大スレッシュホールドレベル によって決められる。

スレッシュホールドウィンドの大きさは装置の特性、 動作条件と履歴に依存させられる。ウィンド内の各々 の明確なスレッシュホールドレベルは、原則的には、 そのセルの有限な記憶状態を規定するために用いられ ている。

Epromメモリにとって、メモリセルとして働くトランジスタは、チャンネル領域の基板から電子を稼いゲートの誘電体を介してフローティングゲートに加速することによって、2つの状態のうちの1つにプログラムされる。このメモリ状態は紫外線の限計によっ

てフローティングゲート上の電荷を除去することによって消去される。

電気的に消去可能で、かつ、プログラムできるりードオンリーメモリ(EEprom)は同様な構造のであるが、適当な電圧をフローティング上に印象のである。そのようなEEpromセルはちの全体のセルのアレイ、またはアレイの中のかなりの領域のセルが同時に消去され、すなわち、"フラッシュ"によってEEpromと呼ばれる。一度消去されるとセルは再度プログラムすることができる。

EpromやEEpromセルの二次元のアレイの中の特定の1つのセルがアドレスされるべきセルが含まれているコラムラインのソースとドレインにソースードレイン電圧の印加およびアドレスされるべきセルを含むロー中のコントロールゲートに接続されているフードラインにコントロールゲート電圧を印加することによって読み出しのためにアドレスされる。

アドレスされたメモリセルトランジスタの状態は、 動作電圧をそのソースとドレインとそのコントロール ゲートに印加し、それからソースとドレイン間を流れ る電波のレベルが検出することにより読み出される。 前記電波のレベルは、前記トランジスタのスレッシュ ホールドレベルに対応するものであり、そのフローチ

ィングゲート上の電荷の量によって決定される。

かくして、多一状態EEpromメモリセルのために各セルは2、またはそれ以上のデータピットを書破する。任意のEEpromァレイが書積できる情報は、各セルが書積できる状態の数倍によって増大させられる。

したがって、本発明の主たる目的はセルが1ピット以上のデータを書積することができるEEpromメモリシステムを提供することである。

本発明のさらに他の目的はEprom、またはEEpromの集積メモリチップの一部としての改良された読み出し回路を提供することである。

本発明のさらに他の目的はより簡単であって、製造が容易であり、精度と信頼性が、延長された使用期間中において保たれる読み出し回路を提供することである。

本発明のさらに他の目的はEpromまたはEEp romの集積回路チップ上の部分として改良されたプログラム回路を提供することである。

本発明の目的の1つは簡単であり、製造が容易であり、精度と信頼性が延長された使用期間において、保たれるプログラム回路を提供することである。

本発明の他の目的は自動的に温度、電圧、工程における変動、および電荷の保有による影響を自動的に補償することができるメモリ読み出し、およびプログラム技術を提供することである。

本発明のさらに他の1つの目的は、コンピュータシステムで用いられる磁気ディスク記憶装置を置き換えることができるフラッシュEEprom半導体チップを提供することである。

さらに本発明の目的は、メモリが耐久することができるプログラム読み出しサイクルの数によって選定される寿命の増加を図ることができるフラッシュEEp

r o m 構造を提供することである。

#### 〔発明の要約〕

これらおよびその他の目的は、多及のスレッシュホールドレベルを持ち、正確な読みと書き出しと、2以上の異なる状況を各メモリセルの中に長い使用期間において保つことができ、各セルの中に1ピット以上の記憶ができる改良されたEEpromアレイにおける読み書き回路と技術によって遠成されるであろう。

本発明の1つの特徴によれば、多段のスレッシュホールドブレイクポイントレベルがマスターリファレンスセル (またはマスタリファレンスセル) として使用される一連のメモリセルによって提供される。

各々のブレイクポイントスレッシュホールドレベルの

プログラム可能性が独立であることがスレッシュホールドウィンドの分離の数細な関整を最適化することであり、これは多状態の装置においては自由なことである。さらにそれは2 状態、または多状態のメモリを同じ装置から後に製造することを許容するのであり、それはそのときのユーザーの要求とか、その時点における装置の特性に従属して決められるものである。

本発明のさらに他の特徴によれば、各セクタ (セクタとはフラッシュ E E p r o mにおいて一時に消去できるメモリセルのグループを言う) の中の一連のメモリセルはローカルリファレンスセルとしてどけておくことができる。

リファレンスセルの各セットはフラッシュセルを同じ セクタの中で非常に密接に関連して両者が同じ回数だけプログラムまたは、 商去サイクルを成す過程において追跡される。 かくしてメモリセクタの中のメモリセルが非常に多数回の商去またはプログラムサイクルを使に現れるエイジングが同じローカルリファレンスセルに反映される。

フラッシュセルのセクタが消去されて再プログラムされる度ごとに一連の個々のブレイクポイントスレッシュホールドレベルは、関連するローカルリファレンスセルに関連して再プログラムされる。ローカルリファレンスセルから読み出されたスレッシュホールドレベ

ルは自動的に同じセクタのセルのメモリの条件を自動的に調整する。スレッシュホールドウィンドの分離はかくして最適に維持される。この技術は単に1つリファレンスセルを持つメモリのためにも有益であり、それは2つの状態(1ビット)のメモリを読み出すのに用いられる。

本発明の他の特徴によれば、各サイクルでローカルリファレンスセルに書え換えられるスレッシュホールドレベルはメモリセルのサイクルの中に用いられないで、外部からプログラム(または再プログラム)された電荷を保持しているセルによって一連のマスタセルによって得られる。全体のメモリ集積回路のために単に1銀のマスタメモリセルが必要である。

1 つの実施例において、競みの動作は直接的にマスタセルレベルから予めコピーされたローカルリファレンスセルのスレッシュホールドレベルを直接的に用いる。

他の実施例においては、彼み取りがマスタリファレンスセルに関連してなされる場合であっても、彼み取り動作はローカルリファレンスセルのスレッシュホールドレベルを間接的に用いる。

それは最初にマスタリファレンスセルに対して、ローカルリファレンスセルを読むことによってなされる。 読み出された差はマスタリファレンスセルに対するメ モリセルの引き続く通常の読み出しをオフセットするために用いられ、これによって、パイヤスされた読み出しがローカルリファレンスセルに対して有効に行われる。

本発明のさらに他の特徴によれば、メモリセルの読み出し動作はメモリ状態がどこにあるかをそこを流れる電流とリファレンス多段のスレッシュホールドブレイクポイントレベルとのリファレンス電流を比較することによって決定される。

1つの実施例においては、セルを流れる電流は1つずつ前記リファレンスセルのレベルと前記リファレンスセルのレベルと前記リファレンスセルのレベルとスレッシュホールド電流を比較することによって比較される。

さらに他の実施例によれば、セルを流れる電流は一連のリファレンスセルの電流と同時に比較されて読まれる。 特殊な電流ミラー形式が読み出されるべき電流をその信号を損なうことなく、多段の技に各スレッシュホールド電流を比較するために分けられる。

本発明の他の特徴によれば、プログラムとベリファイ操作はチャンク(すなわちセベラル バイト)のアドレスされたセルに一度になされる。さらにベリファイ操作はEEpromチップの回路によって実行される。これは各々のプログラミングステップにおいて、ペリファイのために直列にチップからデータを取り出

す遅れを避けることができる。

本発明の他の特徴によれば、プログラムされた状態は、"消去された"状態からプログラムとベリファイ(検証)のステップを繰り返すことによって寿られ、1つの回路はプログラムされた状態を各々のプログラムされたステップの後で意図された状態を以て検証にれ、そして選択的に正しくプログラムされた後、検証されたチャンクの中の任意のセルのそれ以上のプログラミングを選択的に禁止する。

これは多段の構成において、データのチャンクの効果 的な並列プログラミングを可能にする。

本発明のさらに他の特徴によれば、、EEProomを放ける。に他の特徴によればるようにでする。は立れる。 された状態の前にはなり変しなれたが、ではないでは、これが変したができる。 1 では、 CEPでは、 CEP

本発明の他の特徴によれば、グループのセルが"消去された"状態に消去された後に、前記セルを"消去

てされた。状態に隣接する状態に再プログラミングされる。これによって各々の商去されたセルは、よりよく定義された状態からスタートすることが許容され、これによって各セルは同様のプログラム/商去のストレスを受けることができるようになる。

本発明のさらに他の特徴によれば、EEpromセルのコントロールゲートに印加される電圧は広い範囲内において可変であり、かつ、読み取り回路に供給される電圧に対して独立である。これにより、正確なプログラム/消去マージングが許容されると同時に、テトスと参断のために同様に利用できる。

ここにおける主題はEEPromの読み取り技術について記述される同時出職粒続中の米国特許版204.175号、1988年6月8日に出願されたエリヤホウ ハラリ博士によって開発されたものに引き続くさらに改良されたものであって、特にそれは第11図に示されている記述に関連するものである。出職署号版204.175号はここにおいて、明確にリファレンスされるべきであり、その関示は第11図乃至第13図および第15図に最も関連するものである。

他の目的および本発明の特徴および利点は、次の好 道な実施例の記述により理解されるであろう。その記述は最付図面に関連してなされる。

[図面の簡単な説明]

第1 図は、本発明による種々の特徴を実現するために用いられる E E p r o m の集積回路構造を示す断面図である:

第2図は、第1図の線2-2に沿って切断して示した図である:

第3図は、第1図と第2図に示されている形のEE promの1つのセルの等値回路図である:

第4回は、EEpromセルのアドレス可能なアレイを示している:

第5回は、本発明による種々の特徴が組み込まれる EEpromのブロックダイヤグラムである;

第 6 図は、 1 ビットのデータを書積することができる E E p r o m セルのスレッシュホールドウィンドの区分けを図解した図である;

第7A回は、2ピットのデータを書機できるEEp romセルのスレッシュホールドウィンドの分離を図解したものである:

第7B図は、第7A図のEEpromセルのスレッシュホールドウィンドにおけるソースドレイン電流の分離を図示したものである:

第8A図と第8B図は典型的なEEpromを使用した後の特性の変化を図示した曲線群である;

第9A図は、本発明によるマスタリファレンスセル とアドレスメモリセルのための独み、およびプログラ ム回路を示す図である:

第9B図は、本発明によるリファレンスセルを持つ 多状態を読み出し回路を示している;

第9 C 図(1) 乃至第9 C 図(3) は、第9 B 図 の 回路 の ための 多状態 読みの ための タイミング を示している:

第9 D 図は、多状態読み取り回路の実施例を示すものであって、1 つのアドレスセルのメモリ 状態は一連のリファレンス電流レベルに関連して同時に検出される:

第9 E 図は、第9 D 図に示されている I R E P 回路の実施例を E E p r o m セルがリファレンス (リファレンス) 電流によってプログラムされる場合について図示してある:

第9 F 図は、第9 D 図の実施例の好適な実施例を示すものであって、そこにおいて各々のIREP回路は EEprometルの中でプログラムされたリファレンス電流を再生する電流器によって供給される;

第9 G 図は、第9 D 図に示されている I REF回路 の他の実施例を示すものであって、そこにおいてリファレンス電流は予め決められたサイズのトラングスタ の導通によって各校に供給されるものである;

第9 H 図は、多状態読み出し回路の他の具体例を示すものであって、そこにおいて 1 つのアドレスセルのメモリ状態は一速のリファレンス電流のレベルに関連

して瞬時に検出される:

第9 I 図は、多状態説み出し回路のさらに他の具体 例を示すものであって、ここにおいてアドレスセルの 記憶状態は一速のリファレンス電流のレベルに関連し て瞬時に検出される;

第10回は、本発明による特殊なメモリ構造を図解 している;

第11回は、本発明による一連のローカルリファレンスセルのプログラミングのためのアルゴリズムを示している;

第12A図は、ローカルリファレンスセルを直接に 用いた読み出し回路である:

第12B図は、第12A図の具体例の読みアルゴリズムを示している:

第13A図は、ローカルリファレンスセルを間接的 に用いた競み出し回路の代替的な実施例を示している ;

第13B図は、他の実施例におけるマスタリファレンスセルのパイヤス読み出しのためのプログラム回路 を示している:

第13C図は、第13B図のプログラムバイアス回路のための詳細な回路図である:

第13D図は、第13A図の具体例の読みアルゴリズムを示している;

第14図は、セルの1つのチャンクを並列読みプログラムデータの経路を示している;

第15回は、本発明によるチップ上のプログラム/ベリファイアルゴリズムを示している:

第16図は、本発明による比較回路のための回路図 を示している:

第17 図は、本発明による禁止を持つプログラム回路のための回路図である;

テーブル1と2は本発明によるEEpromのための典型的な動作電圧の例を示している:

〔好適な実施例の説明〕

本発明の種々の特徴が好適に実現できるメモリアレイに用いられる種々の特殊なEprom、EEprom半導体集機回路構造が存在する。

# <u>\*チャンネル分離 \* EEpromセル</u>

好ましいEEpromの構造が一般的に集積向路の 断面図である第1図および第2図に示されている。

この好ましい構造を簡単に説明すると、2 つのメモリセル1 1 と 1 3 が軽くP 形にドープされた基板 1 5 上に形成されている。 濃く n ドープされた埋め込み 仮域 1 6 はセル 1 1 と 1 3 の間にあり、セル1 1 のドレインでセル 1 3 のソースとして働く。同様にして他のn ドープ埋め込み 仮域 1 9 はセル 1 1 のソースであり、 隣接するセルのドレインであって、そして同様に他の

n ドープ領域 2 1 においても同様である。

メモリセル11と13の各々は、それぞれ導伝性の フローティングゲート23と25を含んでおり、それ らは一般的にはポリシリコン材料により作られている。 これらのフローティングゲートの各々は誘電体材料に より囲まれており、それらを他の導伝性の要素から絶 絶されるようになっている。コントロールゲート27 は、セル11とセル13の両方の上にフローティング ゲートと、基板それ自体から絶縁されるように伸びて いる。第2回に示されているように、導伝性の帯29 と31はさらにお互いに、およびその構造のその他の 導伝性の要素から絶疑されるように付加的に設けられ ており、消去ゲートとして機能させられている。一対 のそのような消去ゲートは各メモリセルのフローティ ングゲートを囲み、そしてそれらは消去用の時電体層 により分離されている。セルは厚いフィールド酸化領 娘、例えば價域 3 3 、 3 5 、 3 7 として第 1 図の新面 図、および領域39.41として第2回に示されてい るように分離されている。

メモリセルは、基板 1 5 からフローティングゲートに、例えばメモリセル 1 3 のフローティングゲート 2 5 へ電子を移動させることによってプログラムされている。フローティングゲート 2 5 上の電荷は渡くPドープされた領域 2 3 から誘電体領域を検切って、フロ

ーティングゲートへ電子を移動させることによって増加させられる。電荷はフローティングゲートから、それと消去ゲート29と31間の鋳電体を介して、フローティングゲートから除去される。

この好ましいEEpromの構造とその製造プロセスは同時出職継続中の特許出職番号版 3 2 3 . 7 7 9 号、ジャック エイチ. ユアンとエリヤホウ ハラリの出職であって、1 9 8 9年3月15日に出鞭されたものの中に示されている。

第1回と第2回に図示されたEEprom構造は、 "分離チャンネル"形である。

各々のセルは2つのトランジスタT1とT2が第3図においている。T1トランジスタ11とである。T1トラシンジスタ11にできる。T1トランジスタ11に沿って形成されている。それは可変スレッシスタ11にです。T1トランジスタ11にです。T1トランジスタ11にです。T1トランジスタ11にです。T1トランジスタ11にでする。T1トランジスタ11にでする。T1トランジスタ11にでする。T1トランジスタ11にでする。T1トランジスタ11にでする。T1トランジスタ11にでする。T1トランジスタ11にでする。T1トランジスタ11にでする。T1トランジスタ11にでする。T1トランジスタ11にでする。T1トランジスタ11にでする。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタ11にできる。T1トランジスタイトのでは、T1トランジスタイトランシスタイトランシスタイトランシスタイトランジスタイトランジスタイトランジスタイトランジスタイトラングスタイトランシスタイトランシスタイトランジスタイトランジスタイトランジスタイトランシスタイトランスタイトランスタイトランシスタイトランスタ

第3図の等価回路から最も良く理解されるようにE

EpromtルのEEpromtルのトランジスタT 1のフローティングゲート 2 3 '上の電荷のレベルは、 T1トランジスタの11aのスレッシュホールド電圧 V<sub>11</sub>にそれがコントロールゲート 2 7 'で動作させられているときに影響する。

かくして、1つのセルの中にいくつかのメモリ状態がフローティングゲート上の電荷の適当な量により、セルの中に良く規定されたスレッシュホールド電圧のブログラムされたものに対応して規定される。プログラミングはある一定の時間以上、セルのコントロールゲート27、同様にドレイン17'とソース19'に供給することによって実行される。

#### アドレス可能なフラッシュEEpromアレイ

本発明の種々の特徴は集積回路チップ中のフラッシュ E E p r o m のアレイに典型的に応用される。

第4図は個々的にアドレス可能なEEpromセル6 0のアレイを略図的に示したものである。

各セルは第3図に示されたものと等値であって、1つ のコントロールゲートとソースとドレインと消去ゲートを持っている。個々のメモリセルはローおよびコラムに組織されている。各々のセルは選択的にそのローとコラムを同時に付勢されることによってアドレスされる。

コラム82は、併えば第1のメモリセル63と、隣接

する第2のメモリセル 6 5、以下同様を含んでいる。 第2のコラム 7 2 は、メモリセル 7 3. 7 5 と以下同様を含んでいる。

セル 6 3 と 7 3 はロー 7 6 に位置しており、セル 6 5 と 7 1 は他のもう 1 つの静接するローに含まれており 以下同様である。

各々のローに沿ってワード機がそのローの難てのセルのコントロールゲートに接続されている。

例えばロー76はワード準76を持っており、次のローはワード兼79を持っている。ローレコーダ81は入力機83上のコントロールゲート電圧Vcsをローのための選ばれたワード機に沿う機でのコントロールゲートに接続する。

各々のコラムに沿って継てのセルはソースライン、例えば91によって、それらのソースが接合され、継でのドレインはドレイン被、例えば93によって接続されている。ローに沿うセルはそれらのソースとドレインによって直列に接続されているから、1つのセセルのドレインは隣接する機のソースでもある。かくして、数コラム82のドレインをであると同時に、コラム72のソースとなる。コラムデコーダ101は入力線130上のソース電圧V。を選ばれたコラムに沿力線105のドレインに接続する。

各々のセルはそれが存在するローとコラムによってアドレスされる。例えば、もしセル51がプログラム、または読み出しのためにアクセスされると、適当なプログラム、または読み出し電圧が、そのセルのコントロールゲート、ソースおよびドレインに供給されなければならない。

内部アドレスパス111上の一つのアドレスがセル7 5 のコントロールゲートに接続されているワード観7 9 にVg を接続するために、ローレコーダ81をレコードするために用いられる。同じアドレスがV。をソース観93に、V。をドレイン職95に接続するため、すなわち各々はセル75のソースとドレインに接続されているものであり、そのためにコラムデコーダ10 1 を解説するために用いられる。

後に群述されるように、本発明の1つの特徴は、いくつかのメモリセルを並列にプログラム、および読み出しを可能ならしめる構造にある。複数のコラムを同時に遅別するためには、コラムデコーダはその代わりにソースマルチプレクサ109のスイッチングを制御する。このようにして選択された複数のコラムは、それらのソース線とドレイン様をVsとV。にそれぞれ接続されることになる。

各々のセルの消去ゲートへのアクセスはコントロー

ルゲートのそれとほぼ同じである。1つの実施形態においては、例えば、113、115、117はローダーの各セルの消去ゲートに接続される。消去デコーダ119は内部アドレスバス111上のアドレスをデコードし、入力被121上の消去電圧を選択的に独立した消去をでいた。13を付け、例えば、ロー76は中加さる。では、対する。には、例えば、当な電圧がある。では、一時により、同時にもいて、15である。ののである。ののである。ののである。

#### フラッシュEEpromシステム

第4 図に示したアドレス可能なEEpromアレイ60は第5 図に図解されている本発明の大形の多状態フラッシュEEpromシステムの部分を形成している。この大形なシステムにおいて、EEpromが集費されているチップ130はインターフェイス150を介してコントローラ140によって制御される。コントローラ140、それ自身は、中央マイクロプロセッサ装置160と通信をしている。

EEpromチップ130は、アドレス可能なEE

## 特表平4-507320 (14)

 promアレイ60. 直列プロトコールロジック17

 0. ローカルパワーコントロール回路180と種々のプログラムと使み出し回路190,200. 210.

 220. 230および240を含んでいる。

コントローテ140は、適当な電圧とコントロール 信号およびタイミングを供給することによって、EE promチップ130の機能を制御する。

テーブル1、2はEEpromセルの種々の動作モードのための電圧条件の典型的な例を示している。

アドレス可能な E E p r o m アレイ 1 6 0 はコントローラ 1 4 0 により、直接的に、または第 5 図に示されているように、さらにローカルパワー制御 1 8 0 によってチップ上のより調整されたものによって電力が供給されている。コントローラ 1 4 0 とチップ 1 3 0 間のコントロールとデータのリンクはシリアルインライン 2 5 1 と シリアルアウトラインイ 2 5 3 を介してコントローラから供給される。

EEpromチップ130の典型的な助作において、コントローラ140はチップ130にインライン251を介して直列の信号の流れを供給するであろう。前記信号は制御とデータとアドレスとタイミング情報を含んでおり、シリアルプロトコールロジック170によってソートされるであろう。適当なタイムシーケン

スにロジック170は種々の制御信号257をチップ 上の種々の回路を制御するために出力する。

それは内部アドレスパス!11を介して、アドレスされるべきセルをコントローラからの電圧に接続するためにアドレスを送る。

こうしているときに、もし、操作がプログラミングであれば、データはアドレスされたセルをプログラムするために、シリアルデータ線 2 5 9 を介して一連の説み/プログラムラッチとシフトレジスタ 1 9 0 に送られ、用いられる。

# リファレンスセルを用いた読みのための回路技術

EEpromの動作において、セルのメモリ状態を正確に、かつ信頼性高く決定することは極めて重要である。

その理由は、総ての基礎的な機能、例えば読み、消去 ペリファイおよびプログラムペリファイはそのことに 彼存するからである。

E E p r o m チップ 1 3 0 のための改良された新規の 統み回路 2 2 0 と本発明による技術が多状態 E E p r o m を可能にしている。

第 3 図に関連して協論したように、フローティング ゲート 2 3 「上のプログラムされた電荷は、そのセル のプログラムされたスレッシュホールド電圧 V \*\*\*を決 定する。一般的にいって、V \*\*\*はフローティングゲー

ト 2 3 1 上の負電荷の量にしたがって増加、または減 少させる。

前記電荷は正の電荷(デブリーションモード)まで抽 かさせることさえも可能であり、ここにおいて V + 1 は V + 2 以下に減少し、またはより食になる。

Vτιの最大、または最小の値は、その装置材料の誘電体の強さによって支配されている。 Vτιの広がりはメモリ状態が形成されるであろうスレッシュホールド電圧ウィンドを規定する。

同時出職継続中の米国特許出額版204、175号はスレッシュホールド電圧Vriの最大のウィンド内に規定されるメモリ状態を持つEEpromを開示している。全スレッシュホールド電圧ウィンドはスレッシュホールド電圧の負の領域を含むものであり、さらに加えて過常の正の領域を含む。増大されたウィンドはEEpromのセルの中に多状態を形成する。

第6回と第7回は、それぞれスレッシュホールドウィンドが2状態のメモリおよび4状態のメモリである場合をそれぞれ回示している。もちろん、前配ウィンドを3状態メモリに分割すること、またはデジタルメモリというよりは、アナログの連続モードにすることさえも可能である。

まず、最初に第8回をリファレンスすると、実験3 43はプログラム時間の関数としてのVェルを示してい δ.

スレッシュホールド電圧ウィンドは V riの最大と最小によって決められるものであり、その最大と最小は消去状態レベル 3 4 5 と完全にブログラムされたレレリは 3 4 7 の各々によって規定される。 2 状態のメモリはウィンドを 3 4 6 6 と 3 4 8 の 2 つに分離スレッシュルトレベル 3 4 9 を用いることによって分割して設けられる。かくしてセルはメモリ状態 0 (または状態 1), もしこのセルが V riにおいて領域 3 4 6 (または領域 3 4 8) の各々にある場合においてある。

典型的な消去/プログラムサイクルはセルのスレッシュホールド電圧をその消去状態レベル3 4 5 に減少させる消去から開始される。

引き続く繰り返しプログラミングは、スレッシュホールド電圧Vriを希望するレベルに増加されようとするって行われる。そのセルがプログラムされたたるな嫌に対応する一定の時間だけアドレスされたたしるとで説的にプログラム電圧を印加するよりは、むしろをパルスの後で希望するスレッシュホールド電圧に遺作と一緒にプログラム電圧を繰り返しの短いパルスとして中加することが行ましい。

プログラム電圧とパルスの持続時間は前記パルスがVャルに免立って、機々の領域において行われるのである

# 特表平4-507320 (15)

が、各パルスは十分に小さいものであって、各領域を 越えるものでないようにする。 これが電圧を最小にし、 電界に関連してセルに加えられるストレスを最小にし、 そのことにより、その信頼性を向上させることになる。

第 7 A 図は、 4 状態の場合が示されており、ここにおいてスレッシュホールド電圧ウィンドは 4 つの領域3 5 1 、 3 5 3 、 3 5 5 、 3 5 7 に、プレイクポイントレベル3 5 2 、 3 5 4 、 3 5 6 により、各々分けられている。このセルは状態 "3" または "2" または "1" または "0" 、もしその V riが対応する領域3 5 1 または3 5 3 または3 5 7 の間にある場合には、そう見なされる。

4 状態のセルは 2 ピットデータ を書積することができる。 かくして 4 つの状態は (1, 1)、 (1, 0)、 (0, 1) および (0, 0) のそれぞれ対応する状態にコード化することができる。

一般的において、もし各EEpromがKの状態を 蓄積するときには、スレッシュホールドウィンドはK の領域に少なくともK-1のスレッシュホールドレベ ルにより分けられていなければならない。

かくして、ただ 1 つのブレイクポイントレベルが 2 状態メモリに必要であり、 4 状態のセルに対しては 3 つのブレイクポイントレベルが必要である。

原理的にはスレッシュホールド電圧ウィンドは、多

第1の問題は、装置が消去者を込みのサイクルに関連する耐久性に関連するストレスとの関連を無くすることである。

フラッシュEEpromの耐久性は与えられたプログラム/消去サイクルに対する抵抗力を備えることである。

従来のフラッシュ E E p r o m 装置の耐久性に関連する物理減少による制限は、装置の活性化された誘電体フィルム中の中に電子を補足することである。

プログラミングの際に電子は基板からフローティング ゲートに誘電体のインターフェースを介して住入され

る。同様にして、消去の豚に電子は豚電体のインターフェースを介してフローティングゲートから消去ゲートに引き出される。両方の場合において、電子のう物のいくらかのものは豚電体インターフェースによりが足される。補足された電子は引き続くプログラム/消去サイクルにおいて印加された電界に反対することによりプログラムされたVャ」を低いレベルにまたは消去されたVャ」を高いレベルにする。

これは、第8A図に示されているように、従来の装置においては、゜0°と゜1°との間の゜ウィンド゜の 電圧をしだいに閉じていくことが理解できる。

1×10°のプログラム/商去サイクルをほぼ離えた ところにおいて、ウィンドが狭くなることは、読み出 し回路の誤動作を招く程度にひどいものになる。

もしこのようなことが繰り返されていれば、装置は次 第に誘電体の損傷に起因する突然の損傷を体験するこ とになる

これは典型的には 1 × 1 0 ° と 1 × 1 0 ° 回の間に発生し、それはその装置の不純物ブレイクダウンとして知られている。従来の E E p r o m 装置においては、窓が狭くなることは 1 × 1 0 ° プログラム/消去サイクル程度に現実の対抗力を制限していた。多状態のメモリにおいては、より正確な V riの設定が要求されることであるから、多状態メモリにおいてはこのことは

大変な問題となる。

第2の問題はフローティングゲートにおける電荷の 維持に関連するものである。フローティングゲート上 の電荷は、一定期間にわたる最後によってある程度補 少する傾向にある。

このことはスレッシュホールド電圧 V τ₁を時間経過にしたがって、低くすることになる。第8 図は、 V τ₁の減少を時間の関数として図示している。 装置の寿命期間にわたって、 V τ₁は 1 V程度シフトする。 多状態装置においては、これはメモリを1または 2 状態シフトさせることになる。

本発明はこれらの問題を解決し、多状態の実施形態 においてさえも、種々の状態のプログラムと読み出し に信頼性を与える回路と技術を提供する。

あるセルのメモリ状態はそこにプログラムされているスレッシュホールド電圧Vriを測定することによって決定できるであろう。それと代替的に出職継続中である米国特許出職者号版204、175号に述べられているようにメモリ状態は、それぞれ異なった状態におけるソースードレイン電流Iosの異なった導通を計構することによっても決めることができることであろう。

4状態の例として第7A図は、スレッシュホールド電 圧ウィンドの分離を示してある。

特表平4-507320 (16)

これに対して第7B図は典型的なIosの値(実装群) を制御ゲート電圧 V csの関数として 4 つの状態に対応 して示してある。 5 VにおけるVc。で各々4つの醤油 状態に対応する『0.8の彼は4つの対応する電流を検知 増幅器によって並列に検出することによって区別する ことができる。各々の増報器に対応して対応するリフ ァレンス導通状態 [ \*\*\* レベル (第8回に破壊で示す ) が対応する。前述した破壊スレッシュホールドレベ ル(第6図と第7A図) がスレッシュホールド電圧ゥ ィンドの中の異なった領域を区別するのに用いられる と同様に、【\*\*\* レベルが同じことをするためにソー スードレイン電液ウィンドの対応する領域で同じこと をするために用いられる。「\*\*\* を比較することによ ってメモリセルの導通状態が決定することができる。 同時出職難続中の米国特許出願署号版204.175 号はプログラミングと読み出しの両方に問じような検 出増幅器と「ままりを用いることを提案している。 これはリファレンスレベル(第89図の中の破骸の示 すりファレンスレペル) と(第7 B 図の中の実験の示 す)プログラミングの中に良い迫促性を提供している。 本発明による改良された方式によって、「aェ,は同

本発明による改良された方式によって、「azz, は同じチップ上に存在する一連のEEpromのセットのソースードレイン電流によって提供されるものであり、それらはこの目的のためにとっておかれる。

かくして、それらの I sap を持ってマスタリファレンスセルとして同じチップ上の他の様でのEEprom の読み出しとプログラミングのためのリファレンス電圧として利用される。

EEpromセルと同じ装置をリファレンスセルとして働かせることによって温度と電圧と製造過程におけるパラツキに対する優れた迫徒性が達成される。さらに加えて多状態実施形態において重要な電荷保存の問題も緩和される。

第9 A 図をりファレンスすると、そのようなマスタ リファレンスセル 4 0 0 がそのプログラムおよび読み 出しの経路に関連して示されている。

的にセットされるか、または再プログラミングされる。 典型的には各々のリファレンスセルのスレッシュホー ルドレベルは前記チップの製造された各々のバッチご とに適当な最適な値に工場内でプログラムされる。こ れは外部の繊準的なリファレンスレベルと比較するこ とによってなされる。ソフトウェア制御によりユーザ ーはリファレンススレッシュホールドレベルをリセッ トするオプションが与えられている。

リファレンススレッシュホールド電圧 V ri, または リファレンスドレイン一ソース電流 I a a p が各々のリファレンスセル 4 0 0 にプログラムされると、それはアドレスされたメモリセルの読み出しのため。メモリセル、例えばセル 4 1 0 の読み出しのためのリファレンスとして用いられる。

リファレンス 4 0 0 はクロックが供給されているスイッチ 4 1 3 経由で電流検出増幅器 4 1 0 の第 1 の脚 4 0 3 に接続されている。

増報回路の第2番目の脚415はそのプログラムされた導通状態が決定されるペくアドレスされた425に実質的に接続されている。 セル420が読まれるべきであるとき、制御信号READは、スイッチ421を前記セルのドレインが前記第2の415に接続されることを可能にする。

検出増幅回路410はマスタリファレンスセル400

とアドレスされたセル425の両方のドレインにVcc 毎由で電圧を供給する。

好適な実施形態においては、増幅器はカレントミラー回路であって、その結果2本の節403と415の中に存在する電流の差は、第2の節45がVccの方向に、またはVsの方向に引かれることになる。

かくして、第2の脚の接続点はアドレスされたセルのソースードレイン電流がマスタリファレンスセル 4 0 0 を遭る I sap よりも小(または大)のときに、それぞれ H I G H (またはしO W) となる。

クロックが接続されているスイッチ 4 2 3 によってコントロールされる。ある適当な時間に検知された結果はラッチ 4 2 5 により保持されて出力線 4 2 3 で利用可能にする。

I a m I

好ましい実施例においては、電圧クランプと高速プルーアップ回路 4 3 0 が前配第 2 の脚 4 1 5 とアドレスされたセルのドレイン 4 3 1 の間に挿入される。回路 4 3 0 は、それが低い I osのケースおいて充電されているときに、ドレイン電圧 V。 を 1.5 V から 2.0 V の最大値に保持するために役立つ。そしてまたそれは、

V。がより高い!ssの場合に低くなりすぎることを妨けている。

一般的にいって、もし各々のメモリセルが K 状態を記憶するとするならば、少スレー1、またに 1 つりに すると T でいた W が W は C でいた C でいた

第9 B 図は多状態読み出しの形態をより詳細に示したものである。 K 個のリファレンスセル、例えば4 3 1、4 3 3、4 3 5 が検知増幅回路 4 5 0 に増幅回路の第1の脚4 4 1 を介して接続されている。この接続はクロックが接続されているスイッチ、例えば4 5 1、5 5 3、4 5 5 の各々によって時分割的に接続されるものである。検出増幅回路の第2の脚4 5 7 は第9 A 図に示されるアドレスされたセルに接続されている。第2の脚4 5 7 における検出信号はクロックが接続されているスイッチ、例えば4 6 1、4 6 3、4 6 5 により、ラッチ 4 7 1、4 7 3、4 7 5 に時間選択的に

ラッチさせられる。

第9 C 図(1) から第9 C 図(3) は多状態狭み出しのタイミングを示している。シグナルREADがHIGHになったときスイッチ 4 2 1 はイネーブルになり、アドレスされたメモリセルは検出増幅回路 4 4 0 (第9 C(1)) の第2の脚 4 5 7 に接続される。

クロックタイミングは第9C図②乃乃至第9C図(4) に与えられている。かくして、各々のブロック信号において検知増幅回路は退次的にアドレスされたセルを各々のリファレンスセルと比較して各々の結果をラッチする。検知増幅回路のラッチされた出力は第9C図⑤から第9C図(7)に示されている。検知増幅回路455のK個の出力状態の雑でがラッチされた後、それらはK乃至しのデコーダ480(2~≥K)(第9C図⑥)のし個のバイナリビットにコード化される。

かくして、多段階のスレッシュホールドレベルがマスタリファレンスセルとして働く一連のメモリセルによって提供される。

マスタリファレンスセルは独立して外部から消去プログラムが可能であり、それは製造者またはユーザーのいずれにおいても可能である。この特徴は最大のフレキシビリティを与えるものであり、任意のときに装置のスレッシュホールドウィンドの中に値々のブレイクポイントスレッシュホールドレベルの設定を許容する

本発明の他の特徴は改良された多状態の1つのメモリセルに対して、改良された多段階の検出方法を提供することである。

多状態メモリの検出に関連して躊躇をしてきたが、セルの導通電流を織てのリファレンス導通電流レベル (スレッシュホールドレベル)と同時的に、または並列に比較することが纡ましい。

例えば、4 状態の記憶セルは少なくとも4 つの状態を区別するために3 つのリファレンス電流を持っている。セルの状態の並列検出はセルの導伝電流 Lostic を3 つのリファレンス電流レベルに対して比較することにする。

このことは各々の3つのリファレンスコンダクションレベルを遅次的に比較するよりも違いことになる。しかしながら前途した簡単な具体例においては、アドレスされたセルの導通電流を3つの技に、それぞれの1つをリファレンスレベルと比較するために分けるということは薄めてしまうことになる。

かくして、特に多股状態が含まれる場合においては、 信号対鍵音比の要請から簡単に多状態センシングを行 うことは禁止されるであろう。

第9 D図から第9 I 図においては、検出されるべき セルの導電電流を低下させるという欠点がなく、同時 に多状態検出方法を可能にするいくつかの実施例を介 している。各々の具体例点においては、 I 対多数の電 流ミラーが多数のコピーを再生するために用いられて、 各々のコピーはリファレンス電流レベルと同時に比较 される。

第 9 D 図 は、同時 多状態検出方法の第 1 の具体例を示している。

1 対多数の電流 5 ラーは、第 1 の脚 9 2 0 上の第 1 のトランジスタ 9 1 0 、第 2 のトランジスタ 9 1 1 . 9 1 2 . ・・・・ 9 1 5 を第 2 の脚のブランチ 9 2 1 . 9 2 2 . ・・・・ 9 2 5 に対応して設けてある。

第 1 の脚 9 2 0 に第 1 の電流が流れるために第 2 の脚 の各々の枝 (ブランチ) 上の第 2 のトランジスタは電

## **狩表平4-507320 (18)**

液 悪のように働いて、再生された電流をその枝に流す。 第1の電流に対する再生された電流の比は第1のトランジスタ 9 1 0 に対する第2のトランジスタ 9 1 1. 9 1 2 . ・・・、9 1 5 の相対的な大きさによって割合が決められる。

この実施例においてはすべてのトランジスタは第9 図中のシンボル "X" が示すように、同じサイズが与えられている。これにより、1 対多数の電流ミラーにおいて、第1 の脚 9 2 0 の電流が同様に継ての枝 9 2 1.9 2 2.・・・、9 2 5 に再生される。

かくして、アドレスされたメモリセル 4 2 0 の導通電流 I callが第 1 の脚 9 2 0 中の読み可能なスイッチ 4 2 1 を介して流れると、同じ電流 I call が第 2 の脚の枝 9 2 1 、 9 2 2 、・・・、 9 2 5 に再生される。これにより、 I call を薄めることなく、実現できる。

一度 I collが各プランチに再生されると、それは関連するリファレンス電流レベルと比較される。これは、第1の電流源911、912、・・・、915にそれぞれ同一線上にある第2の電流源931、932、・・・、935によって、各々の第2の電流課または I asp 回路931、932、・・・、935は、それぞれ予め決められたリファレンス電流レベル、例えば、 I ssp は第1の間の941と同一の線上にあ

り、 l serrは第2の間の線942上にあり、 l serreは K 書目の枝の線953上にある。

メモリ状態は的記 I ase, の S 書目に関連する l callの レベルの位置を検出することによって決定される。 各々の状況に対応して検出された出力は、 S A 1 . S A 2 . ・・・, S A K のように 第 9 D 図に示すものは、各々第 1 の枝の接続点 9 5 1 . 第 2 の枝の接続点 9 5 2 . ・・・および K 署目の枝の接続点 9 5 3 からもたらされたものである。各枝の接続点は第 1 と第 2 の電流線の間に位置している。

一般的にいって、前記 2 つの電流ソースはそれぞれ反対の記憶性を持っている。

もし、第2の電液 源 9 3 1 、 9 3 2 . ・・・・ 9 3 5 が一方曜において、 V s に接続されている n チャンネルのトランジスタであったならば、第2の電液源は p チャンネルのトランジスタ 9 1 1 、 9 1 2 . ・・・ , 9 1 5 であって、他方備で V ccに接続されている。 I c s i i と I s s p の 2 つの電流源の相対的なレベルに 依存して各接点は V cc (典型的には 5 V) 、または V cc に引き上げられるか、または V s (典型的には 0 V)に引かれる。

例えば、前記第1の技において、電流 [ call が練92 1上に再生されて、電流 [ asp i が練941に供給されたとする。

接続点 9 5 1 は、セルの I callが I asp よりも大きい (または小さい) 場合に、HIGH(またはLOW) となる。

かくして、メモリ1 つの「callをもつメモリ状態は、「ampic I ampaの間に接続点 9 5 1 H I G H を持ち、これによって多状態出力 (S A 1, S A 2, ···, S A K) = (0, 1, ···, 1) を持つ。

一般的にいって、各 I a a r 。 回路 9 3 1 , 9 3 2 . ・・・・ 9 3 5 は種々の異なったリファレンス電流レベル I a a r a と I a a r a を供給するように事前に調整された電流源であることができる。

第9 E 図は、 E p r o n 応用における 1 つの具体例を示しており、 この具体例では各々の I m n p 回路 9 3 1 . 9 3 2 . ・・・・ 9 3 5 は、各々リファレンスセル4 3 1 . 4 3 2 . ・・・・ 4 3 5 であって、それ自身が第 9 A 図と 第 9 B 図に関連して 説明された E p r o m セルと同一のものである。かくして、 リファレスマレンス セルは マスタリファレンス セルまた はローカルリファレンス セルであって、 その中にリファレンス 導電 流レベルがプログラムされるものとして利用できる。

第9F図は、1つの好速な具体例を示すものであって、ここにおいて、「www、回路は、直接的にリファレンスセルによって提供するものではなく、その再生されたものとして提供される。これにより、1つのチャ

1 つの代替は各々のトランジスタ981、962、・・・、965と関連させられたREF回路971、・・・、・・・・・975が二重電流ミラー回路をそれに各々のリファレンス電流派が接続されており、それによりトランジスタ981、982、・・・・965の導通電流として存進する。それは、トランジスタ981を代表として考慮する。それは、トランジスタ981を1を1mmにの電流派として含んでいる。 I mmにの以て得られる。リファレンスセル431の導通電流の再生として得られる。リファレンスセル431は、リファレンス電流 I mmにを電流ミラー回路の第1の脚976に供

給するのであるが、その電液はその第 2 の脚 9 7 7 で再生されたものである。第 1 の電液は 5 ラーの第 1 の脚 1 で脚 9 7 7 は第 2 の電流 5 ラーの第 1 の脚 に接続されては 5 7 7 は第 2 の電流 5 ラーの第 1 の脚 に接続された 1 0 で 5 2 の 5 3 2 の 5 3 2 の 6 1 で同じた 1 0 2 2 の 1 0 2 2 の 1 0 2 2 0 2 3 2 0 0 1 2 2 0 0 1 2 2 0 0 1 2 2 0 0 1 2 2 0 0 1 2 2 0 0 1 2 3 2 0 0 1 2 3 2 0 0 1 2 3 2 0 0 1 2 3 2 0 0 1 2 3 2 0 1 2 3 2 0 1 2 3 2 0 1 2 3 2 0 1 2 3 2 0 1 2 3 2 0 1 2 3 2 0 1 3 2 3 2 3 2 3 6 1 0 1 0 1 2 2 0 1 3 2 0 1 3 2 0 1 2 0 1 3 2 0

第9 G 図は、さらに他の実施例を示すものであって、で、を技の第2 の電流源によって供給される異なったより発している。 リファレンス電流 9 7 6 はなっの枝のトランジスタ 9 6 1 . 9 6 2 . ・・・・ 9 6 5 のゲートに適用されるリファレンス電圧はトランジスタをターオンさせるによって投います。 1 a z p の異なった枝の異なったたいのよくによって得られる。例えば、ではトランジスタ 9 6 1 . 9 6 2 . ・・・ , 9 6 5 のサイズを調整することによって得られる。例えば、

第9 H 図は、他の実施例を示すものであって、ここにおいて、様ての第2 の電流源はブランチを模切る点で共通であるが I call は第1 の電流源により各々のリファレンスレベルの侵きに対応する準で各ブランチに変換される。

切って用いられており、さらに継てのトランジスタ 9 6 1 、 9 6 2 、・・・、 9 6 5 のサイズは同じものである。 1 つのリファレンス回路 9 7 6 は低電圧 悪であるか、または第 9 F 図に示された R E F 回路 9 7 1 と同様な リファレンスセルを含む回路とすることもできる。

1 つの実施形態においては、リファレンス回路 9 7 6 は各々の第 2 の電液源 9 6 1 、 9 6 2 、・・・・ 9 6 5 が最も高いリファレンス電流レベル I zzpzz と等しい電流を供給するように製造されている。ノードからの出力の順序は、第 9 D 図から第 9 G に示された具体例に関連して反対になっている。

第9 I 図は、第9 G 図と同様な回路を用いた同時多状態検出方法の他の実施例を示しているが、アドレスメモリセルのアイデンティティと I R E F 回路は入替えられている。換言すれば、各枝に第2 の電流源、例えば9 3 1、9 3 2、・・・、9 3 5 が今回は再生された I call を供給している。

これは各々の枝のトランジスタ961、962、・・・・・965の様でのゲートへリファレンス電圧MCを供給する1つのアドレスされたメモリセル回路977の手段によって達成される。前記回路977は第9F図の「ampi回路に似たものであるが、REF1セル431は今度はアドレスされたメモリセル420により、

置き換えられている。同様に、第1の電流ソース。すなわち911、912、・・・、915が今度は『ases. 「ases.・・・、『asesを供給している。

種々の I amp 'S は I R E P 0 回路 9 7 8 の電液の段階的な再生として得られる。 このスケーリング (割合) は 1 対多電流ミラー中の各

々の第2のトランジスタ911、912、・・・、9 15のサイズを調整することによって得られる。 例えば、第91図に図示されているように第2のトランジスタ911、912、・・・、915は、それぞれ I \* X、 J \* X、・・・、 K \* X、ここにおいて X は第1の脚920中の第1のトランジスタ910のサイズであって、1対1: J:・・・: K は各々の I \*\*\*\*。: I \*\*\*\*\* I \*\*\*\*\* O 比と同じである。

一般的にいって、「REPO回路978は!sapoの電流レベルを供給する電流源であればよい。

1 つの具体例において、IREPO回路はリファレンス電流レベルによってプログラム可能なEEpromセルであって、それは第9A図と第9B図に関連して説明されたものと同じである。

本発明の他の重要な特徴は耐久性に関連するストレスの問題を克服することに役立つことである。 すでに 説明したように消去プログラムと読み取りにおける各 阻止の特徴はそのセルが受けてきたプログラムと消去

特表平4-507320 (20)

サイクルの数に耐えたストレスの書機上に依存している。一般的にいって、メモリセルはマスタリファレンスセルよりもより多くのプログラム/清去のサイクルに鳴されるものである。当初の理想的なリファレンスレベルはしだいにずれてきて、読み取りエラーの原因となる。本発明の中に存在する発明観念は、メモリセルの被るであろう同じサイクルを反映したリファレンスレベルをもつことである。

第10図は、フラッシュEEprom.のためのローカルセルの最小実施形態を示している。フラッシュE Epromアレイ60(第4図)において、各々の集 合的に消去され、またはプログラムされるメモリセル のグループは、セクタと呼ばれている。

用語"フラッシュセクタ"は磁気ディスク記録装置で 用いられる"セクタ"の用語に競似するものであって、 それらはここにおいては、同様に用いることができる。 EEpromアレイはフラッシュセクタ、すなわち5 0 1 、 5 0 3 および 5 0 5 のようにグループ化されて いる。1つのフラッシュセクタの中の幾てのメモリは 同じサイクルを受けるが、異なったフラッシュセクタ は異なるサイクルを受ける。各々のフラッシュセクタ を適当に追跡するために、各々のフラッシュセクタに おいて、 1 セットのメモリセルがローカルりファレン スセルとして使用するためにとっておかれる。例えば、 フラッシュセクタ503が消去された後において、マ スタリファレンスセル507中のリファレンスレベル はフラッシュセクタ503に関連するローカルリファ レンスセルに再プログラムされる。次の消去サイクル に至るまで、読み取り回路513はフラッシュセクタ 503の中で前記算プログラムされたりファレンスレ ベルにしたがって、メモリの読み出しを特施するであ ろう。

第11回(1) 乃至第11回(7) はセクタのリファレンス セルを再プログラムするアルゴリズムを図示している。 特に第11回(1) から第11回(3) は、セクタのローカル

第11 図(4) 乃至第11 図(7) はセクタ中のローカルリファレンスセルをプログラムすることに関連してい消去でクタ中の様でのローカルリファイされた場合において、プログラム電圧の1つのパルスが第11 図(4) において、様でのローカルリファレンスセルに供給される。これに引き続き第11 図(5) がマスタリファレンスセルに対してローカルリファレンスセルの様でが対応するマスタリファレンスセルの数にプログラムされているかどうかをベリファイする。これらのローカルリファレンスセルがそのようにベリファイされなければ、もう1

個のプログラミングボルテージの数がそれらのみに選択的に供給される(第11図(6))。このプロセスは継でのローカルリファレンスセルがスレッシュホールドウィンドの中において、多くのブレイクボイントスレッシュホールドにプログラムされたことがベリファイされるまで繰り返される(第11図(7))。一度セイク中のローカルリファレンスセルが再プログラムされるのローカルリファイ、またはで、消去のベリファイ、またはアドレスされたメモリセルのセクタの読み取りのために用いられる。

第12A図は一実施例を示し、におん、 ルリファレンスセルは直接的セルルでラムグロススセルは直接的でしたが、 をグプロイ、ログタイでは大文では、 大文でのREADとは大文や知道をルックのREADとは大文をから、 ないて、並列の組の525は大文を知道をルックののはないで、かないによってカルルリタのカンドレンとは、 はなるのセドドクレスでは、かくアファイにのはないで、からに、カーブルルリタのファイにルルをである。 はなるのセドドクレスでは、かくアファイになるに、 はなるのでアクレスでは、カーカーにはないによって、かいりののは、 はなるのでアクレスでは、 ないになるのでアクレスでは、 ないになるのでアクレスでは、 ないになるのでアファイの間が、 ないで、 ないで、 ないで、 ないで、 ないで、 ないになるのででは、 ないで、 ないで、 ないになるのででは、 ないで、 ないになるのででは、 ないで、 ないになるのででは、 ないになるのでは、 ないでは、 な

第12B図は、アドレスされたメモリセルのセクタ

の読み、またはプログラム/消去べりファイに前記ローカルリファレンスセルを直接に用いる場合のアルゴリズムを示している。

第13A図には、他の具体例が示されており、しここではローカルリファレンスセルは間かられていいる。まれたメモリセルを読み出すために用いいなスレイクの出ていないとのようではないとの中の多数の希望されるブレイのルントの1つでカンスタリファレンスススレッシュホールファレンススタリファレンスススレッシュホールファレンススタリファレンスススレッシュホールリファレンススクローカルリファレンススクローカルリファレンススクローカルリファレンススクローカルリファレンスを開発する多数のプログラムがなされる。次に前記セクタの中のアレスされてき込まれ)る。

セクタ中のアドレス達成のための読みの手続きは、第 13A図に示されているステップを含んでいる。

まず第1に、ローカルリファレンスセル 5 2 5 中の各々が対応するマスタリファレンスセル 5 3 1 にしたがって読み出される。

継でのブレイクポイントスレッシュホールドレベルのためのマイナス開整動作が完了させられた後で、セクタの中のアドレスされたセルはパイアス調整された主リファレンスセルに関連して読み出される。

これはディスエーブルREAD1を533へ、そして イネーブルREAD信号をスイッチ535に与えるこ とによって始められる。このようなアプローチの利点 は V cc. 温度、繰り返し疲労、または他の影響による パリエーションが、長い時間の間にマスタリファレン スセルとアドレスセル間のスレッシュホールドの差の パリエーションが読み取りの前に除去されることであ って、その理由はローカルリファレンスセル(それは アドレスセルのスレッシュホールドバリエーションを 追求する)は、マスタリファレンスセルのプレイクオ イントスレッシュホールドを効果的に調節するために 用いるからである。例えば、この手順においては、ア ドレスされたセルのプログラミングを主りファレンス セルがVcc= 5.5 Vで動作されており、引き続くアド レスセルが主りファレンスセルがVcc= 4.5 Vに動作 させられる場合でもプログラムを許容している。 V cc 中のIVの差は通常はブレイクポイントスレッシュレ ベルの値の変化の原因となるのであるが、ローカルり ファレンスセルをマスタリファレンスセルを読み出し の際にこの変化の反対の方向に働くようにすることに よって中和させる。

第 1 3 B 図と第 1 3 C 図は主 リファレンスモル 5 5 1 . 5 5 3 . 5 5 5 に対する電液パイアス回路、すなわち。 5 4 1 . 5 4 3 . 5 4 5 のより詳細な具体例を示している。各々のパイアス回路はマスタリファレンスモルの電流シャントとして働く。例えば、電流回路 5 4 1 はマスタリファレンスモル 5 5 1 のドレインに練 5 6 1 を介して電力供給されている。

それは検知増幅回路(第1の脚)への電線 5 6 2 の電流を修正するものであって、 V ccからのソース電流

または V \*\*\*へのドレイン電流によって行われる。 前者の例によれば、電線 5 6 2 内の電流は減少させられ、下のケースの場合にはその反対となっている。 マスタリファレンスセル 5 5 1 のためのパイアスが確立されているから、センス増幅回路の 2 本の脚の中の電流の不均衡はチップの外に伝達される。

これはコントローラ (第5 図リファレンス) により検出され、そのコントローラはバイアス回路 5 4 1 を内部アドレスバス 1 1 1 を介してプログラムして、ローカルリファレンスを均断化するためにセル 6 2 中の電液を引いたり、足したりする。

第13C図は、回路541のようなパイアス回路の 具体例を示している。一連の並列トランジスタ、すな わち571、573、575はそのドレインが幾てV ccに接続され、それらのソースはスイッチ。 すなわち 5 8 1 、 5 8 3 、 5 8 5 を介して練 5 8 1 に接続され ている。スイッチを選択的に操作させることにより、 異なる数のトランジスタが種々の量の電流を装562 から引くために用いられるであろう。同様にして、他 の一連の並列トランジスタ、すなわち591、593、 595は、そのソースがすべてVssに接続されており、 それらのドレインはスイッチ、すなわち601、60 3. 605を介して練561に接続されている。選択 的にそれらのスイッチを動作させることにより、異な る数のトランジスタが装562の電流へ、いろいろな 量の電流を加算するのに用いられる。デコーダ609 は、内部アドレスパス111からのアドレスをレコー

ドして、選択的にスイッチを動作させる。イネーブル信号は、ラッチ 6 1 1 . 6 1 3 に書積される。このようにして、1 つのセクタが読み出される縁てのときに、主リファレンスセルはローカルリファレンスセルに対して、再度パイアスされて、セクタ中のメモリセルを読み出すために使用される。

第13D図(1) 乃至第13D図(4) は、他の実施例の読み出しのアルゴリズムを図示している。セクタは予め、そのローカルリファレンスセルをプログラムして主りファレンスセルに対してベリファイされていなくてはならない。(第13D図(1))。したがって、各々の主リファレンスセルはそれからローカルリファレンスセルに対応するローカルリファレンスセルに対して電流を均等化するためにバイアスされる(第13D図(3))。引き続き、セクタ中のメモリセルはバイアスされた主リファレンスセルに関連して読み出される(第13D図(4))。

すでに説明された読み出し回路、およびその動作はメモリセルのプログラム商去において利用できる。特にそのペリファイの部分において利用できる。 前述したように、プログラム状態の読み出しをそるる プログラムの状況が正確にペリファイ さんとプログラムも終了する。同様にして"商去"の状態に完全に達したかをペリファイする間に商去状態の読み出しをするという小さいステップで行われてい

δ.

一度 " 前去" の状態が完全にべりファイされたら、消 去動作を終了する。

それは、1つのセクタが1回で消されてしまうからである。メモリセルが各々に消去のためにアドレスされるEEpromに適している。

本発明のさらに他の特徴によれば、メモリセルが " 消去"の状態に消去された後で、それは " 消去"の状態に近接する最も低いスレッシュホールドレベル ( グランド状態) にセルをもたらすという、僅かなプログラムがなされる。これには 2 つの利点がある。まず、 第 1 に縁てのメモリセルのグラント状態のスレッシュ

ァイするために送り戻される。この手続きは特にシリアルリンクの場合において、スピードに関して大きな 負担となる。

本発明においては、ペリフィケイションプログラムは1つのチャンク(典型的には数パイト)のセルを並列的にペリファイし、引き続くチップ上の並列なペリファイをするのである。

並列プログラムには選択プログラム回路、それはチャンクで、すでにその状態が正確にベリファイされたものをプログラムを不可能にするものによって、選択的に実施される。この特徴は多状態実施形態において必須のものであり、なぜならば、あるセルはそれらの希望する状態に他のものより早く到達するであろう。

そしてもし、止められなければ、希望する領域を臨えてしまうことになる。 様でのセルのチャンクが正しいものとしてベリファイされるとチップ上のロジックはこの事実をコントローラに通報する。

これにより、セル中の次のチャンクのプログラミングが開始されるであろう。このようにしてプログラムステップにおいて、データはEEpromチップと、コントローラの間を行ったり来たりする必要はなく、プログラムペリフィケイションスピードは非常に増大させられる。

第14図は、n個のセルの1つのチャンクを並列にプログラムし、ベリファイする経路を図示している。 第5図のシステムダイヤグラムの中の対応するモジュールと同じ数字が付されている。 ホールドレベルは 2 つのブレイクポイントスレッシュホールドの中に閉じ込められており、よく調整さくセル広がったりしないからである。これは、引き続くる。 第2 に縁てのセルは第1のブログラムにおけるものであるが、これにより、それらの中にグランド状態を持つ傾向にある。例えばこれらのセルを他のものとの道徒を失うことを防ぐ。

#### チップ上のプログラムベリファイ

前述したように、EEpromを好ましい状態にプログラムすることは、"消去"の状態から小さいステップで好ましいプログラムがなされる。各々のプログラミングスチップの後で、プログラム中のセルはそのセルが希望する状態に達しているかどうかをペリファイするために読まれる。もし、そうでなかったら、さらなるプログラムとペリファイが、そのペリファイに至るまで繰り返されるであろう。

第 5 図に示されているシステムダイヤグラムをリファレンスするとEEpromチップ 1 3 0 はコントローラ 1 4 0 のコントロールのもとにある。それは、直列的なインライン 2 5 1 と直列的なアウトライン 2 5 3 により直列的に接続されている。

従来のEEprom装置においては、各々のプログラムステップの後で、プログラムによりそのセルの中に 形成された状態はコントローラ140, またはCPU 160にそれが望ましい状態にあるかどうか、ペリフ

E E p r o m アレイ 6 O は一時に n セルずつアドレス される。例えば N は 6 B セルの大きさである。

5 1 2 パイトのフラッシュセクタにおいて 1 0 2 4 セルの 4 ローを合み、そこには 6 4 チャンク が存在することになる。ソースマルチブレクサ 1 0 7 は T ドレルカ 2 で 接続する。 同様にして、ドレインマルス 1 0 5 の N ーチャンネルを介して アクセス 可能にする。 データパス 1 0 5 は 禁止 2 1 0 を持つプログラム 回路によって、 読み取り、 プログラムペリファイの最後にアクセスされる。

#### 特表平4-507320 (23)

タはリード回路 2 2 0 、ビットデコーダ 2 3 0 、比較回路 2 2 0 、および禁止回路 2 1 0 を持つプログラム回路に関連して、プログラムペリファイのために用いられるであろう。

Nセルのチャンクのためのプログラムのアルゴリズ ムは、第5図のシステムダイヤグラムとアルゴリズム 自体を図解している第15図(1) 乃至第15図(7) に紀述 されている。既に説明したように、セクタのプログラ ミングに先立ち、誰てのセクタは消去され、その中の 雑てのセクタは"消去"の状態であるということがべ リファイされなければならない (第15図⑴)。 これに引き続いて第15図辺に示されているように、 セクタのローカルリファレンスセルのプログラミング が行われる (第11図(1)万至第11図(3))。第15図 (3)において、N \* Lビットのパラレルデータはラッチ 190によってラッチされる。第15図(4)において、 読み取り回路 2 2 0 はセルの N チャンクの状態を読む ために、N-チャンネルのデータバス105にアクセ スする。狭み取りのアルゴリズムは、既に第12B図 または第13D図に関連して説明されている。前記N セルの読みは、N \* K (K=セル毎の状態の数)の出 力状態を発生する。これらは、ピットデコーダ230 によってN \* しのバイナリピットにデコードされる。 第15図(5)において、前記N\*Lのリードピットはピ ットごとに比較回路200によって、ラッチ190か らのN×Lプログラムデータピットと比較される。第 ラムされているデータピットと比較できなかった場合には、より高いプログラム電圧パルスがプログラムの には、より高いプログラム電圧パルスがプログラムの に回路 2 1 0 から同時にセルのチャンクに印加される。 しかしながら、プログラム回路 2 1 0 中の禁止回路が 退択的にプログラムデータピットと正確にベリファイ されたものについてのプログラムをプロックする。 かくしてベリファイされなかったセルのみのプログラムが各回路とみなされる。プログラムとベリファイは 継でのセルが正しくベリファイされるまで第15図(7) に示されるように続けられる。

この結果はラッチ171にラッチされ、NORゲート

717の出力がセル比較モジュール出力 725 によっ

て有用であるようにラッチする。比較回路 2 0 0 はし ビットの比較を並列に行う。 N 比較 モジュールの出力、 すなわち 7 2 5 . 7 2 7 は第 5 図の禁止回路 2 1 0 を

持つプログラム回路供給されるN-チャンネル出力線

731に利用される。

通して送られる。

15図(6)において、もし任意のリードピットがプログ

同時に、Nの出力、例えば 7 2 5 、 7 2 7 は、 A N Dゲート 7 3 3 を通り、その 1 つの出力 7 3 5 が " 1 " のときは、縁ての N セルはベリファイされたものであって、" 0 " のときはその反対である。さらに第 5 図に関連して、1 つの出力 7 3 5 はコントローラ 1 4 0 に縁て N 個のセルのデータが正しくベリファイ されたということをコントローラ 1 4 0 に伝えるために用いられる。出力 7 3 5 中の信号は、直列出力線 7 3 5 と A N Dゲート 2 4 0 を V E R I F Y 操作のときに通

パワーアップの際、またはデータのチャンクのプログラム/ペリファイの終了のときに、雑てのセル比較モジュールの出力、すなわち725、727は "ペリファイされていない" の状態にリセットされる。これは接続点726をVsa(0V)に練727上のRESET信号をトランジスタ729に加えることによって吊り上げられる。

第17回は、第5回の禁止回路210を持つプログ 5ム回路をより辞細に示した回である。プログラム回 路210は801、803のような禁止モジュールを 持つNプログラムを含んでいる。テーブル1とテーブ ル2に示されているようにN番目のセルをプログラム するためにはVoの電圧が各々のN番目のセルのドレ インと電圧V٫゚がコントロールゲートに供給されなけ ればならない。各々のプログラムモジュール801は 載 8 0 5 上の V \*sを N ーチャンネルのデータパス 1 0 5 のうちの1 つを介して、1 つのドレインに選択的に 供給するために用いられる。Vァロは典型的には8Vか ら9Vであって、それはVccよりも高いので、後者は トランジスタスイッチ807をターンオンするために 用いることができない。むしろより高い電圧Vcs(約 127) がスイッチ807をイネーブルするために用 いられる。 裏 8 0~1 上の V ccは A N Dゲートによって ライン 8 1 3 上のプログラムコントロール信号 P G M が真であり、かつライン銀?31が"0"であるとき に、ANDゲートによってそれ自身がイネーブルにさ れる。糠731上の信号は、第16図に示されている セル比較モジュール? 0 1 の出力からのものであるか ら、Vnuは未だペリファイされていないセルにそれら を選択的に供給することになる。このようにしてプロ グラムパルスが印加されるごとに、それはまだ希望す る状態に達していないセルにのみ供給されることにな る。この選択的なプログラムの特徴は特に並列プログ ラムの実施形態と多状態のチップのペリファイのため に必要である。

### コントロールゲートへの可変電圧制御

第 5 図のシステムダイヤグラムに関連してテーブル 1 および 2 は E E p r o m の基礎的な機能を実行する ために E E p r o m アレイ 6 0 に種々な電圧が供給さ

## 特表平4-507320 (24)

れていることを示している。 従来のEEpromの装置においては、コントロールゲート Vooに加えられるコントロールゲート電圧は 2 つの電圧の状態の 1 つをとるものであり、すなわち、 Vootまたはより高い約 1 2 Vのプログラミング電圧である。

本発明の他の特徴によれば、コントロールゲートに供給されるコントロールゲート電圧 V coは独立に、かつ連続的広い範囲において可変できるものである。

これはコントロール 1 4 0 からの  $V_{po}$ によって提供される。特に練 8 3  $\bot$ の  $V_{co}$ は  $V_{po}$ から供給され、練 9 0 1 からコントローラによって供給される。テーブル 2 は  $V_{po}$ が E E p r o m の異なる機能の下に種々の電圧をとることを示している。

種々のVcoは特にプログラムと消去マージンに対象にプログラムと消去マージンにおいて有利である。プロケースは標準のVcoによりからなってなされる。これはプログラムと対象によったようによってなったとして、対象に関いている。では、なってなった。というできる。は電子のは、なっては、なってなったができる。は電子のは、ないできる。は電子のは、というできる。は、まりファレンス)を用いることができる。

前述したように従来のEEpromでは典型的にプログラムまたは消去ペリファイの間にVccをVccに供

給するために用いていた。マージンを取けるためにVcc. それ自身が引き上げられたり、または引き下げられたりしなければならない。このようなことをすると、それらはVccによってなされるものであるから、競み出し回路の中に不正確な結果を費す。


本発明において、独立した種々のVooが読み出し回路に加えられるので、より正確で信頼性の得られる結果が得られる。


さらに加えて、広い範囲の V coが E E p r o m のテストと参断のために利用できる。


さらにプログラムセルの全領域のスレッシュホールドを測定するためにVcoを連続的に増加させることができる(装置の接合のプレークダウンにより制限される最大の値まで)。


以上説明した具体例は本発明の好ましい実施形態であるが、当業者はこれらについて種々の変形をすることができるだろう。


したがって、本発明は旅付の請求の範囲の全範囲について保護が与えられるべきである。






















# 特表平4-507320 (26)
















FIG\_9H


PHILITAR

メモタセル ----<u>√<sub>316</u></u></sub> 眶囱路

REF







# 特表平4-507320 (28)




FIG.\_12B.





FIG.\_13D.



CELLS VERIFIED ∱(n) (naK) - 220 禁止を持つ プログラム目路 菸从回路 ∤(n) PGH (n) READ 105-}(n) **№** Y<sub>D</sub> (I) Vp(2) ドレインマルチプレックス -83 CELL 1 CELL 2 CELL n ٠ ٧رد YEZ `121` ソース マルチプレックス 105-なセル並列目 ~ 教み/プロブラムデータハマス








FIG.\_15.





	選択されたコントロール ケート VCG	YD YD	У- Z. V3	消息 ザート V <sub>EL</sub>
9 - F	٧ <sub>وٽ</sub>	VREF	V <sub>59</sub>	V <sub>E</sub>
プログラム	V <sub>PZs</sub>	V <sub>PP</sub>	V <sub>55</sub>	V <sub>E</sub>
ブロブラム ベリファイ	V <sub>PG</sub>	V <sub>REF</sub>	Vyy	V <sub>E</sub>
消支	V <sub>IK</sub>	VREF	V55	. Ve
消失べり不イ	VpG	YREF	¥55	٧ <sub>E</sub>

<del>す-プルし</del>

(典型例)	リード	7*01'74	フロブナム ベリファイ	消束	消 まベリファイ
V <sub>PC</sub>	Vcc	124	Varsy	Vcc	V <sub>CC</sub> -6V
Acc	57	5V	5V	5٧	5V
VPD	V55	84	84	. V55	V55
V <sub>E</sub>	V55	٧55	1455	201	٧,,,
星はれなめ、R コントロールケート	V55	V <sub>22</sub>	V <sub>5/7</sub>	V55	V <sub>55</sub>
速ばれなかった ビルトライン 5=OV, VREF=1.51	VREF	YREF	V <sub>REF</sub>	V <sub>REF</sub>	V <sub>REF</sub>

7-71VZ

		•	麻 饵 :	£ #4	-	PCT/US90/01984
I. CLASSIN	-	UBJECT MATTER	il severel classifi	college spends		
IPC(	5): 011C	7/00, 11/00, /185; 104; 2	16/00; 00	1R 31/2	sten and IPC	
	BEARCHED		- 18 1 2 2 2 1 - 1			
		MI	Marya Decumes	loben Bearch	M .	
locarity sets o	System			les pri-cotton	Epotheria	
v.s.		/96,104,185, /21.4	168,189.07	7,189.09	,201,184	
		Documentation to the Estern Hunt	Searched other D			chord *
m. <b>90</b> CUI	-	KRID TO BE RELE	VANT			
. 1.0000	Capture of O	ocument, 1º with Hidle		aprople, of th	e referent gestage	re 11   Referent to Claim Ro. 1
X Y	US, A.	4,799,195 (I See columns		ral.).1	17 January	1989, 1, 13 8, 16,27,46
X	US, A,	4,733,394 (0 See column 2				1, 15, 36, 46, 5° 52, 53 54, 8, 16, 27, 40
A		4,612,629 (E See column 5 20. See als column 15 11 4,252,059 (E	line 60 c column ne 41.	to colu 14 line	m 10 Line 42 to	l l
		See column 2 4,460,982 (0	, lines 2	0-43.		59-63,65-87
		See column 6	, lines 5	-24.		1989, 59-63,65-87
	us, ",	See column 2 lines 1-6.				19-00,00-01
						<u> </u> -
** Spread compared of cold frequency (1)  **A Consideration to be of sufficient entering to an indicate that the consideration to the consideration to the of sufficient entering to an indicate that the consideration to						
	HTCATION	/ 10- 10			lading of this letter	
31 2	ULY 1990			<u> </u>		AUG 1990
ISA/				RES	BONLEY	Ene for

	Internellanel Application the.	PCT/US90/01984
PURTOR	B INFORMATION CONTINUED FROM THE BECOME SHEET	
		1
		1
		1
		i
		Ì
		Ī
		1
		l l
		1
v □ ••	SERVATIONS WHERE CERTAIN CLAIMS WERE FOUND UNSEARCHABLE	
	obtained source respons has not been associatives of in respect of certain citation under Article (1777)	(A) for the following recogna:
	n nutritions because they relate to surject metter I not required to be assisted by that	
ł		
•□ ==	n numbers because they relate to pure of the international application that do not con	mply with the prescribed require-
	to to the chiese that no meaningful international search can be carried out 1, specifically:	
1() con		
	n numbers, beatines tray are describers alarma can display in expendence such the sea Their 8.444,	and and find surrouge of
vi 🖫 о	SERVATIONS WHERE UNITY OF INVENTION IS LACKING!	
This Inter	notional Bearthing Authority found straingle strainings in this interestional application as follow	
I.	Claims 1-58, 64 drawn to a memory call array.	
n.	Claims 59-63 and 65-87 drawn to a current mirror te	st circuit.
100	If required Additional search have more Marchy past by the agelicant, this intermedianal search rep	
	Telephone Practice	
***	rds come of the recursed additional exarch larg-uses littely and by the applicant, this internal o claims of the international application for which larg were part, appellically claims;	parent benevit readed through dept.
~~ =:	equired additional poorch face were streety sold by the applicant. Concequently, this internation receives Bret numbered in the obiests; B is covered by clean numbers;	est sourch report to restricted to
**	I conthable claims could be contribut without affect leadings on account to the income.	
	il septiculate claims could be too trined uniteest effect justifying an expeliment foe, the impressive payment of any existing two Protoco	
	Protoss additional opinch foce more act amounted by aparcase's granupal,	
	riffer Accommend the payment of pullband search issue.	

# 第1頁の続き

優先権主張 図1990年 4月11日 図米園(US) ⑨508,273 ②発 明 者 リー ウインストン アメリ

アメリカ合衆国 94122 カリフオルニア州 サン フランシス コ, サーテイフオース アベニユー 1814

【公報種別】特許法第17条第1項及び特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 【発行日】平成9年(1997)12月9日

【公表番号】特表平4-507320 【公表日】平成4年(1992)12月17日 【年通号数】 【出願番号】特願平2-506478 【国際特許分類第6版】 G11C 16/02 【FI】

> 612 B 9458-5L 611 A 9458-5L

手 続 補 正 書

平成9年4月11日

grant Co

į i

特许疗县官殿

G11C 17/00

平成2年 特許顧 第506478号

2 発明の名称

1.事件の表示

多状態EBPROMの読み巻き回絡および技術

3. 補正をする者

事件との関係 特許出顧人

名称 サンディスク コーポレイション

4.代理人

任所 毎160 東京都新南区歌舞伎町2丁目45番7号 大省ビル4F 雪(03)3209-1094

氏名 (7514) 弁理士 井 ノ コ 寿

5. 楠正命令の日付 自 勇

8. 補正の対象 明 細 書

(1) 特許請求の範囲を以下のとおり補正する。 「特許請求の範囲 1. ソース、ドレイン、コントロールゲート、 メモリの使用時にプログラムされた電荷レベルを保つ

相正の内容(特職平2-508178)

1. フース、トレイン、コントロールゲート、メモリの使用時にプログラムされた環荷レベルを保っことができるフローティングゲートおよび側記フローティングゲートから電表を高去状態に対応して変更できる高宏電係をもつ形式の複数のアドレス可能な半導体の回気的に商去およびプログラムが可能なメモリ(BBPRUM)セルのアレイであって、一つ以上の予め定められたしきい値レベルの対応するセットにより区分される複数の領域に限速してアドレスされたセルの書積された電視を読むためのシステムで:

BEPROMセルのアレイから構成されたお照えを リセルのセット、および一つ以上の予め定められたし きい収しベルのセットでの予め定められたしまい値と 実質的に対応する電荷でプログラムすることができる それぞれの参照メモリと:および

アドレスされたセルの増育のレベルを参照メモリセルの前配セットの電荷と比較し、アドンスされたセルの書館された 電板が複数の領域のどこに置かれているかを決定することによりメモリの状態を鋭む手段とを含むアドレスされたセルの書種された電荷を遊むためのシステム。

- 2. 横球項 1 記載のシステムにおいて、前記籍
  ろ取りシステムが前面メモリセルをプログラムするためのシステムの部分であり、包まれた状態に達するまでプログラムされた状態を依証するように、プログラムと親み取りを反復的に維着すことにより、それぞれのアドレスされたセルが観まれる状態にしまい個を指々に変化させることによってプログラムされるアドレスされたセルの書館された電荷を読むためのシステム。
- 4. 競求項1記載のシステムにおいて:
  それぞれのメモリセルは2つの可能なメモリの決整
  の1つを客え、そして前配メモリセルは予め定められ
  たしさい値レベルによって気分された少なくとも2つ
  の個域に分別されているアドレスされたセルの審積さ
- 5. 簡求項: 記載のシステムにおいて: 各メモリセルは2以上の可能性のあるメモリ状態の 1 つを配憶し、名メモリセルは接近した領域と予め度

れた電荷を読むためのシステム。

- められたしきい彼レベルによって区分された少なくと も2以上の領域に分割されているアドレスされたセル の書類された電前を鋭むためのシステム。
- 6. 額求項1 記載のシステムにおいて: セルの構工可能な複数のグループがF3PR0Mセルの打記アレイ中に、各指去可能なグルーフのセルが - 網に消去することができるように組織化されている セルの行士可能な変数のグループと:

商士可能なグループの参照メモリセルのセットは、 前記製数の消去可能なセルのグループの各消去可能な グループに関連してそれらから構成されており、そし て各消去可能なグループの各消去可能なグループの参 風メモリセルは、1またはそれ以上の子め定められた しさい値レベルのセットにある定められたしきい位に 実質的に対応する場合でプログラム可能である消去可 能なグループ参照メモリセルのセットと、および

与えられた商去可能なグループからのあるアドレス されたセルの劇記電荷のレベルを、前記与えられた商 去グループに関連する参照メモリセルの前記セットの それと比較するための手段であって、前記アドレスさ れたセルの前記書號された気荷が前辺複数の領域のど こに任在するかを決定することにより、前記メモリの 快概を読むことにより、比較するための手段とを含む システム。

7. <u>請求項 6 記機のシステムにおいて:</u>

関連するセルの前太可能なグループと一緒に商去されたあとで、前記予め定められたしきい値レベルのセットを資配商去可能なグループの参照メモリセルのセットに復興するための再プログラミング手段をさらに含むシステム。

- 8. 欝束項1充載のシステムにおいて: 動配アレイ中のRFPROMセルから構成される1 またはそれ以上のマスタ参照メモリセルのセットで、 予め定められた参照しきい値のセットを蓄積するため のものであり、それから前記予め定められたしまい値 レベルのセットが構写することができるものである1 またはそれ以上のマスク参照メモリセルのセットを含 むシステム。
- 10. 結束項 8 記載のメモリシステムにおいて、 的記載み取り手段は、アドレスされたセルを含む与え られた機夫に他なグループと関連する指去可能なグル 一プの変風 B B P R O M セルの前配セットからのそれ に対応するように前記下め定められた参照し合い値の セットを調約する手段、および利配アドレスされたセ

<u>ルの尾側レベルを予め定められた参照しきい個レベルの前記のように副節されたセットと比較するための手段とを含むシステム。</u>

11. 集徴回絡メモリシステムで、複数のアドレス可能な単等体のアンイをもち、電気的に簡素可能でプログラム可能なメモリ(EBPROM)セルで、フース、ドレイン、コントロールゲート、節配メモリシステムの使用中にプログラムされた電荷レベルを保持することができるフローティングゲートをもち、メモリの状態を区分するために用いられる一つ以上の下め定められたしまい値でもの電池レベルに対する等弱電源の対応するしまい値をもつある状まったメモリ状態となり、モして、前記フローティングゲートの電荷を消去状態に対応して変更することができる消去電便をもち、モして、前記メモリシステムはアドレスされたセルのプログラムされた状態を決定する読み取りシステムを含む前記のメモリシステムを含み、前記簿を取りシステムはこ

EEPROMセルのアレイから構成された・つ以上の参照メモリセルで、前応セルは前記の一つ以上の予め定められたしない他の各々と対応する電荷でそれぞれプログラムされている。つ以上の参照メモリセルと:
アドレスされたセルのしまい他電池レベルを設定・
つ以上の参照メモリセルのものと比較するためお記の

一つ以上の参照メモリセルに必答する手段であり、それによりアドレスされたセルが一つ以上の予め定められたしさい値のどれに関連するかを決定し、それによりアドレスされたセルで書替されたゲータの一つ以上のビットが殴み出し可能であり: そしてそこにおいて、前配し合い個の電流レベルを比較する手段はさらに:

アドレスされたセルの前記しまい領電機レベルを一つ以上の可退された電池に再現するための一対多のカレントミラー手段であり、前記カレントミラーはアドンスされたセルの前記しきい簡電機レベルを確す第1の数と複数の技を含む第2の調をもち、その結果それぞれの技は前記の一つ以上の予め定められたしまい使レベルの1つと関連させられるものである一対多のカレントミラー手段と;

モこで各項された監施を再現するために各枝に設けられた第1の思慮製であり、前配再拠された電流は、 前配第1の即におけるしきい値電施と実質的に等しい ものである第1の電流網と:

<u>下め定められたしまい館レベルの一つをもつお風客</u> <u>強を供給するための各長の第2の電波源と:そして</u>

第1 および第2 の電磁廠制の接点において、相対的 に高いかまたは低い関圧を各後で同時に検用するため の手段であり、前記付対的に高いかまたは低い電圧は、 前記第1の電機概により供給される的記しさい値で被 レベルと同一の句記再現された電波が、前記第2の電 複数により供給される予め<u></u>をめられたしきい値レベル の一つの電流よりも大きい振幅かまたは小さい振幅を もつかどうかに対応する各枝で同時に抗出するための 子段とを含む栄養回路メモリシステム。

12. <u>複数の子</u>め定め<u>られた電液レベルに関連するナスト電流を郵知する四番であって;</u>

テスト電流を一つ以上の再見された電流に再現するための1対多のカレントミラー子段であり、前記カレントミラーは附記ナスト電流を施す第1の脚および複数の反を含む第2の脚をもち、各校が参照電流レベルに関連するものである1対多のカレントミラー子段と:各々の技で再現された電波を再現するためのものであり、側配角集された電流は前記第1の脚のテスト電流と実質的に同一である第1の電流器と:

各技で利息子め定められた参照電流レベルの一つを もつ参照電流を供給するための第2の電流額と; \*\* よび

育記第1 定よび第2 の電洗販売の検点で前配各枝に おいて相対的に高いかまたは低い電圧を同時に検出す るための手段であって、前記相対的に高いかまたは低い電圧は、前記第1 の電流振により供給される前記サ スト電鉄と同一の前記件実された電流が、前記第2 の

電波度により供給される前配参照電流のものよりも大きい振幅かまたは小さい振幅をもつかどうかに対応するを技で同時に検出するための手段とを含むアスト電液を参知するための回路。

- 13. 資東項1) 記載の回路において、前記テスト電流がメモリセルの事通電波によって供給され、前記事通電波はメモリ状態を想定するものである回路。
- 14. <u>
  第東項12 配載の回路において、前記メギリセルはEEPROMまたはフラッシュ BEPROM</u>
  である回路。
- 15. <u>陳東負1: 記載の国際において、各枝における前記第2の電流製はプログラム可能な参照電</u>液線である回<u>載。</u>
- 16. <u>数求項)4 記載の四番において、前定テスト電流がメモリセルの事</u>頭電機によって供給され、前 配事通電機はメモリの状態を規定するものである同時。
- 17. <u>請求第15配数の同路において、前配メモリセルはBFPROMかフラッシュB3</u>PROMである回路。
- 18. 前求項15 記載の回路において、前記プログラム可能な参照電流割はメモリセルの資産電池によって供給され、前記等連電池はメモリ状態を程定する 準理電池をもつものである回路。
  - 19. 離水項18配数の回路において、何起メモ

リセルはEEPROMかフラッシュEBPROMである回路。

20. <u>プログラム可能な参照電送額は最初のプログラム可能な参照電液額から同時により復写されるものである</u>薄米<u>項15</u>22歳の<u>互覧において:</u>

売」および第2の1対1のカレントミラー手及のそれぞれは二つの脚のそれぞれにただ一つの技をもち、 可配第1および第2の1対1の整旗手段はそれら二つ の脚の一つにより相互接続されており、そして版定第 2の電流源は第2の1対1のカレントミラー手段の他 方の脚に接続されることにより提供される第1および 第2のカレントミラー手段とこおよび、

整風電流を供給するための最初のプログラム可能な参照電機部であり、前配最初のプログラム可能な参照電池新は、前記第1の1対1のカレントミラー学及の他の脚に接続されており、それにより前記相互接続された脚に実質に同様の参照電流を写し、そして、次に前記第2の1対1の電池手段の他の脚に同じものを写し、これにより、前記第2の電流数に最初のプログラム可能な参展電流調の電波と実質的に同様の電流を与えるものである最初のプログラム可能な参展電流調の電波と実質的に同様の電流を与えるものである最初のプログラム可能な参展電流調を含む回路。

2 1. <u>請必項2 0 配数の</u>回路において、前記テス ト電機性メモリの鉄器を規定するメモリセルの事題を 後により伝給されるものである回路。

- 22. 間球項21記載の同路において、値配メモ リセルはBSPROMかソラッシュBEPRONであ る辺略。
- 28. 請求項20記載の回路において、前記プログラム可能な参照電放数はメモリの状態を規定する等 透電洗をもつメモリセルにより提供される回路。
- 24. 糖求項<u>23 記載の同葉において、前配メモリセルはERPROMがフラッシュREPROM</u>であ 5回路。
- 2 5. <u>翻水</u>頃 2 0 <u>記載の回郷において、前配1 対</u> <u>多のカレントミラー手段と相記第1 の1 対 : のカレントミラー手段は同一の</u>属性をもつトランジスタから権 <u>成されており、そして前記第 2 の 1</u> 対 1 のカレントミ ラー手段は異なる<u>低性のトラン</u>ジスタから構成されて いる回路。
- 2 6. <u>競求項11配機の回路において、そ</u>れぞれ <u>の徒に</u>予め足<u>められた参照電車を供給するための</u>解配 <u>第 2 の</u>電能製は:
- <u>ソース、ドレインおよびゲ</u>ート<u>ももつ予め定められ</u>たサイズのトランジスタと:および

<u>られた参展団旗の一つを発生する予め定められた参展 弧圧を印加するための手段と:</u>

<u>能尼子め定められた参照</u>電圧は<u>育配性と</u>育<u>配性を機</u> 切る子め定められたサイズの差にかかわらず一定で、 <u></u> <u></u> <u> 可足性に予め定められた複数の参照な機を発生させる</u> <u> 団路。</u>

- 27. 静水項26定数の回路において、前配テス ト電流はメモリセルの導通電波によって供給され、前 起導通電池はメモリの状態を収定するものである回路。
- 28. 競求項27記載の回路において、附記メモ リセルはESPROMかフラッシュBEPROMであ る間略。
- 29. <u>簡求項26記載の国路において、前記一定</u>
  の無限電流はメモリセルの導通電流によって供給され、 <u>国配等</u>通電流はメモリの状態を規定するものである国 路。
- 30. **請米項29**配数の回路において、前配メモ リセルはEEPROMかフラッシュBEPROMであ る回路。
- 8 1. <u>請求項11配裁の団絡において、複数のチめ定められた多別収置レベルに関連してテスト電流を 数出するための</u>団路<u>は:</u>

#### でき、

<u>それぞれの技は参照電流レベルおよび倍率要素に関</u> 建さ<u>せられており</u>:

各技での前記再現電流は耐配第1の脚のテスト電流から関連する倍率緊索により計ることができ、そして 各技の前記事との電流部は前記複数の参照電流レベルから最も高い参照電流レベルを供給するものである テスト電流を彫知するための回路。

- 82. <u>請求項31配載の回路において、前記テスト電流はメモリセルの写過電流によって供給され、前記等通電流はメモリの</u>状態を規定するものである短點。
- 3 8. **輸来項 8 2 記載の回数において、前記メモ** リセルはEEPROMかフラッシュEEPROMである近路。
- 34. <u>競求項31定載の国路において、前記収も</u> 酸い参照電流はメモリセルの第級電流により供給され、 耐起導通電流はメモリの状態を規定するものである国 路。
- 35. <u>機求項 8 4 配機の区略において、貯匙メモリセルは F B P R O M か フラッシュ B S P R O M で ある回路。</u>
- 86. <u>人でリセルをもつEBPROMシステムを</u> 煙作する方法で、削配セルは前記セルに印加された選 当な思用に対応して改更することができる電荷レベル

を保持する電気的フロ・ティングゲートを含み、それ によって、 軟記セルを読むことにより検用可能な変更 可能なしきい値レベルを確立する方法において:

<u>前見</u>適当な電<u>圧を複数の前配のメモリセルに並列に</u> <u>印加することにより前記複数のメモリセルのフローティングゲートの電荷レベルを変化させ、</u>

<u>前記複数のメモリ</u>セルの前<u>記しきい値レベルを別々</u> に校出し、そして

前記種数のメモリセルが望まれたしまい値レベルに達したことが検出されるとただちに向記書数のメモリセルの個々への耐記適当な電圧の印加を終了し、前記すべての複数のセルが衰まれたしまい値レベルに達したことが検出されるまで、前記の適当な電圧を前記を数のセル以外に印加しつつけるメモリセルをもつEBPROMシステムを操作する方法。

- 87. <u>請求項86記載の方法において、前記虫まれたしまい位レベルがよつである方法。</u>
- 88. 請求収36配級の方法において、前配盈まれたしまい値レベルが2以上である方法。
- 38. <u>酸水項38和級の方法において、前配数数のメモリセルの前配数されたしきい徴レベルは</u>、しきい彼レベルの2つの監査しないプログラムされた領域を含む方法。
  - 40. 臍求項 86 配載の方法において、前配複数

のメモリセルの質配譲まれたしきい値レベルは、しき い値レベルの 2 以上の重複しないプログラムされた値 概を含む方法。

- 4 1. <u>惣東県 9 8 配銀の方法において、</u>前記<u>財まれたし含い領レベルが商去されたし</u>身い貧レベルを含む方法。
- 4 2. <u>露水角 8 6 比較の方法において、メモリセルの育記アレイはセル</u>のブレック<u>にグループ化され、</u> そのしきい位レベルは劇品適当な電圧が印加される<u>印</u>に一つの与えられたレベルに一緒に変更される方法。
- 48. 競求項42記載の方法において、前配適当な基圧が並列に印加される複数のメモリセルは、打配プロックの個々内の複数のメモリセルよりも少なく、そして、さらに、前配プロックの一つ内の側の複数のセルに前記印加、使用および終了を繰り起すものである方法。
- 45. 不算発性メモリシステムであって:

果蟹回路チップ上のアドレス可能な半導体の電気的 に腐去可能でプログラム 可能なメモリ (BEPROM ) セルのアレノであり、可記メモリセルはソ・ス、ド レイン、コントローのゲートおよび商去団猛をもち、 内配剤去電紙は、前配セル中のデータの脱取り、プログラミング、および商人のための勢定の電圧状態に適 空性をもつものであり、モレて前出セルの特定のメモリ状態に対応して特定の電荷レベルを保持することができるフローティングゲートをもつ商士庫属のアレイと、

フローティングゲートの電荷レベルを変異すること によって、プログラミングか前去の電圧状態が印知されるとただちに、前配セルの特定のメモリ状態の虫を れた一つの状態に近成するための手段と、

複数のアドンスされた3 E P R O M セルに対するデ - クをプログラムするシステムで:

<u>削配複数のアドレスされたセルの状態を前配データで並列にプログラムするための手段と、</u>

的記載数のアドレスされたセルのそれぞれのプログラムされた決略が再起データと対応することを検査する
SEBと

<u>煎配複数のアドレスされたセル中の正し</u>く検証されたセルをさらにプログラムすることを禁止する手段と、 および

前配全てのアドレスされたセルが正しく 放配されるまで、前配複数のアドレスされたセルを並列にさらたプログラムし、検証し、工しく検証されたセルのプログラミングを禁止する手段と、を含む不應発性メモリ

## システム。

- 4 6. <u>請求項 4 5 記載のEBPROMセルモプログラムするためのシステムにおいて、前配プログラミングシステムはBBPROMの集費回絡チップに設けられているシステ</u>ム。
- 48. **競求項45 起級のEEPROMセルをブログラムするためのシステムにおいて、前記個々のメモリセルは2以しの幹定のプログラムされたメモリの状態をもつものであるシステム。**

山するための手限を含み、そして前記何々のプログラムされたマルから後出されたパラメータをプログラムされた前記データに関迷する少なくとも一つの参照パラメータと比較する手段であって、何々のプログラムされたセルは達成されたパラメータの前記比較により接近されるものであるシステム。

- 5 1. <u>的配前来項45~48配根のいずれかのド BPROMセルをプログラムするためのシステムにおいて、前配メモリセル前去</u>電低は摘去ゲートを含むシ ステム。
- 5 2. 「糖求項45または46記載のいずれかのB EPROMセルをプログラムするためのシステムにおいて、前記システムは少なくとも一つの数別メモリウルを含み、そして前記システムはさらに脱記少なくとも一つの参照セルを参照ンベルにプログラムするための手段失きむものにおいて、前記検証を段は前記プログラムされたデータを検証するための前記少なくとも一つの参照セルの前記参照レベルを読み取るための手段を含むシステム。

<u>ースとドレインをもつビット線であり、および複数の</u> 事意性のワードラインであり複数の技近したメモリセ ルのコントロールゲートにそれぞれ接続されているワ ードライ<u>ンとを含むシステム。</u>

- 6 4. **競求領 5 8 配収の F F P R つ M セルをプログラムするためのシステムにおいて、** 打配側 \* のメモ リセルに選択トランジスタを含むシステム。
- 55. 資来項45または46記載のいずれかのEEPROMセルをプログラムするためのシステムにおいて、放配アドレス可能なメモリセルのアレイは複数のアドレス可能なプロックに組織され、故配例へのプロックは同時に最去可能である例々のプロックの預記セルにより特徴づけられ、前配システムはさらに、放配数のアドレス可能なプロックの例々のアドレスされたプロック内の耐足メモリセルに同時に満去世圧を印制するための手段を含むシステム。
- 5 7. **請求項5 5 配載のREPROMセルをブロ** グラムするためのシステムにおいて、**の配**能本手段は

前記複数のアドレス可能なブロックの個々のアドレス されたものに接続可能な手段を含み、前記ブロックの 中のメモリセルに用去電圧を同時に印加するためのも のであり、前記メモリセルは前去電圧が印加される前 は少なくとも第1および第2の異なる特定のメモリ状 題にあるシステム。

- 5 8. 競球項 4 5 または 4 6 配数のいずれかの B B P R Q M セルをプログラムするためのシステムで、前足アドレス可能なメモリセルのアレイは複数のアドレス可能なプロックに組織化され、前配例々のプロックの可記セルにより特徴付けられるものにおいて、少なくとも一つの参照セルをある参照レベルにプログラムするための手段を含むものであり、ここにおいて、前記検証手段は前記プロックの前記参照セルの参照レベルを洗むためで手段を含み、ここにおいて、前記検証手をものであり、ここにおいて、前記検証するものであるシステム。
- 5 3. 顔東頭 4 5 または 4 6 配製のいずれかの E B P R O M セルモプログラムするためのシステムにおいて、特定のメモリ状態に対応する特定の電粉レベル は、少なくとも一つのブレークポイントのしさい彼レ

ベルを含み、そしてここにおいて、前配物質手段は、 全自により、前記物末のメモリ状態にプログラムする ことにより前記メモリセルの状態を読み取るための手 段を含むシステム。

- 62. <u>簡求項 4 5 または 4 5 配数のいずれかのシステムにおいて、関配システムは、前配アドレスされた複数のセルにプログラムされている入力データを一時的に</u>使する手段を含らに含むものであり、そしてさらに、ここにおいて、前配無証予及は、前配アドレスされた複数のセルの各々にプログラムされたデータと前記一時的に蓄積された手段のデータを比較する手段を含むメアム。
- 8.8. <u>不揮発性メモリシステムにおいて:</u>
  アドレス可能な半導体の電気的に流去可能でプログラム可能なメモリ(EBPROM)セルのアレイで無 数回路チップに設けられ、自配メモリセルは、ソ・ス。

ドレイン、コントロールゲートおよび前去思標をもち、 即記引去電電は、前記セルでのデータの読み取り、プログラミングおよび消去のために特定の選圧状態に感 受性をもつものであり、そして前記メモリセルは前記 セルの特定のメモリ状態に対応する特定の電音レベル を保持することができるフローティングゲートをもつ アンイと、

<u>前系セルの司記特定のメモリ状態の設ましい一つを</u> 速収するための手段で、ブログラミングまたは前少の 電圧状態を<u>初記フローティングゲートに印加すること</u> によりフローティングゲート上の電新レベルを変化させるものである手段と、

<u>収載のアドレス</u>された<u>B3PROMせルを拍去する</u>ためのシステムで:

<u>和配復数のアドレスされたセルの状態を共同に出出する手段と、</u>

前配<u>複数のアドレ</u>スされたセルの各々の角虫状態を 検証する手段と、

敷配型数のアドンスされたセルのすべてが正しく絵 匹されるまで肝配型数のアドレスされたセルを世別に さらに陰去し正しく検証されそして正しく検証された セルの浪去を禁止する子段とを含む不揮涌性メモリン

# ステム。

64. <u>EEPROMせんの不得発性メモリで、各々は可配せんの特定のメモリ状態に対応する特定の既</u>
高レベルを保持することができるフローティングゲートをもち、前距EEPROMせんは単位として前去可能である多数のセルのブロックに分割されているEE
PROMせんの不揮発性メモリにおいて、複数のセル 企業換える方法であって、前記セルのフローティングゲートは異なる特定のメモリ状態にブログラムされているものである台換え方法において:

<u>概なった初定のメ</u>でり状態で<u>プログラムされている</u> <u>前配収数のセルを含むセルのプロックに常去電圧を向</u> 加し:

<u>前記複数のセルにプログラムされるべき状態に対応</u> する新しいデータを発供し:

プログラム電圧を象図されている状態にない前記数 数のセルに対映に印知し:

<u>取記複数のセル以外のセルがそれら</u>の個々の意図する状態になった時に倒々に彼匠し;

室内する状態にあることが絵至された前記他の複数のセルの各々のプログラムを選択的に終了し:そしてその後前記室数のセルの全てがそれらの意図する状態になるまで、プログラミング、検証、および選択的終了の動作を継続し、これにより前記複数のセルの全

てのデータが新しいデータに書き換えられる方法。

- 85. **請求** <u>須水 (1 定載の方法において、前記複数</u> <u>のせルは雨配僧々のブロック内のセルの数よ</u>り少ない ものである<u>方法。</u>
- CB. 護来項目も思報の方法において、前配観数 のメモリセルはセルのまとまりであり、前記側々のブ ロックは複数の類配まとまりを含む方法。
- 67. <u>糖水項の4配飯の方法において、貯配対応 するメモリセルの</u>状態は2つである方法。
- 68. <u>誘攻項64記載の方法において、時記対応</u> するメモリセルの状態は2を超えるものである方法。
- 8 9. フラッシュRRPRCMシステムであって: 複数のEEPROMセルの各々は前記セルの特定の メモリ状態に対応する特定の電荷レベルを保持するこ とができるフローティングゲートをおっ複数のRKP ROMセルと:

荷太回路であり、あるアドレスされた B B P R O M セルのブロックに対して並列に継続的に前去軍圧バル スを供給する商去回路と:

プログラミング回路であり、あるアドレスされた B BPROMセルのプロックに対して並列に機能的にプ ログラミング電圧パルスを供給するプログラミング回路と:

検託国路であり、前去パルスまたはプログラミング

ベルスの後でアドレスされたセルの電害レベルを修知 しその対応するメモリ状態を決定する検証回路と;お よび

直記検禁<u>亚略に応答する株</u>了目<u>陸であり、前記複数</u> セルがその食図する状態にあると検証されたセルに取 にパルスの領でそれ以上のパルスの印加を終了する一 方、他の複数のセルに、そこにある全部のセルが正し く検証されるまで、パルスの印加を許容する終了同席 とを含むフラッシュ2BPROMシステム。

7 0. フラッシュBBPROMシステムであって: 複数のBEPROMセルの多々は、前記セルの特定 のメモリ状態に対応する特定の電荷レベルを保持する ことができるフローティングゲートをもち、前記複数 のBBPROMセルはそれぞれがセルのまとまりの複 数を含むように複数のプロックに分割されており、そ して前起各プロックは消去可能な単位プロックである 個数のBBPROMセルと:

EEPROMセルのアドレスされたまとまりに対して並列的に難様的プログラミング電圧パルスを供給するプログラミング回路と;

<u>後趾回路であり、商去パルスまたはプログラミング</u>

バルスの後でアドレスされたセルの電荷レベルを思知 しその対応するメモリ状態を決定する検証回路と;お よび

前配検証回路に応答するプログラミング終了回路であり、前配セルがその意図する状態にあると検証されたセルに前記プログラミングパルスの間で前配まとまりの前記セルにそれ以上のプログラミングパルスの印加を終了する一方、他の複数のセルのまとまりに、そこにある全部のセルが正しく検証されるまで、プログラミングパルスの印加を許容するプログラミング終了回路とを含むフラッシュBBPROMシステム。

71. 無積四路チャブ上に形成さたメモリセルア
レイももつ B B P R O M システムを動作させる方法で、
対応する複数のデータのまとまりを蓄積する複数のセルのセットを含むグループにおいてであり、ここにおいて、例々のセルはソース、ドレイン、電気的フローティングゲートおよびコントロールゲートを含み、前記フローティングゲートの電面レベルはそこに印加された電圧に応答して増減され、設配セルを読み取る際に検出で含る電気的特性を制御するものである方法において:

個々のメモリセルの少なくとも2つの対応する状態 を想定する前記電気的特性の少なくとも2つの単なり 全わない個額を確立し、 少なくとも前配セルのグループの一つ内に個々のセルの1セットを、人力データの対応するまとまりで規定されている状態に並列にプログラミングし、前記プログラミングは、前配セルの1セットに適当なプログラミング電圧を印作することによりなされ、前記プログラミングは:

<u>前記してットのセルの個々のセルの電気的特性が、</u>
人力データの対応するまとまりにより規定された状態 に対応する耐視少なくとも2つのまなり合わない個場 の一方にあることを決定し、

人力データの対応するまとまりに規定されるそれらの状態に適したと決定された個々のセルのプログラミングを選択的に禁止する一方、そのような禁止をすることなりに並列で煎起セルの1セット中の他のセルのプログラムを継続し、そして、

<u>対記セルの1セットの会でが前記入力データの対応 するまとまりにより規定されるそれらの状態に達した</u> ことが<u>決定されると、前記プログラミング動作を集了</u> させることで前記プログラミングは*遠*成され、

さらに他のセルのセットに順及前れプログラミング 動作を繰り返し、セルのグループの前記少なくとも一 つに入力データの付加となまとよりを書待し、これら のセルの異なるプログラムされたメモリの状態にした がって、セルのグループの少なくとも一つ内に前記セ

<u>余白をもつ電気的特性の中に余白を持ってプログラムされるものである方法。</u>

74. 横東項71配載の方法において、データの 読み取りは前記セルの個々の電気的特性の個様がどこ にあるかを決定することにより流成されものであり、 ここにおいて、プログラミングデータは個々のセルの 耐配電気的特性がそのような領域の減少させられた機 域内に存在するときを決定することを含み、前を個々 のセルは全白をもつ電気的特性の中に全白を持ってプログラムされるものである方法。

75. 請求項 71~74 監載のいずれか<u>の方法において、プログラミングは、個々のセルが入力データの対応するまとまりにより規定された伏敷に達したことが改定されると個々のセルをさらにプログラミングすること終了することにより選択的に禁止する一方、プログラムされているセルの一つのセット内の他方のセルモ並列にプログラムを継続するものである方法。</u>

ルの個々の意気的な特徴を異なる値にセットし、

その終に前足書號されたデータを前記グループの前記少なくとも一つの他々のせんに適当な読み取り電圧を印頂することにより読み取り、読まれているせんの個々のせんの電気的特件を検知し、そして聴まれている個々のせんの電気的特件を検知し、そして聴まれている個々のせん中の個々のせんの検出された電気的特性に前記少なくとも二つの状態のどうらが対応するかを決定し、そして

その後に前足界なってブログラムされたメモリ状態をもつ内型グループの少なくとも一つ内のセルに、前 尼グループの少なくとも一つの側起セルの電気的特性 をある南云状態に対応する値にリセットするために、 適当な前去電圧を印刺するシステム。

- 72. <u>農来項71記載の方法において、前配個々のメモリセルの二つ以上の対応する状態を規定する前</u> <u>配配気的特性の重なり合わない2つ以上の個域を確立することを含む少なくとも2つの重なり合わない</u>組織 を確立するものである方法。
- 7 \$ . <u>簡求項72記載の方法において、データの 減み取りは前記セルの個々の電気的特生の領域がどこ</u> にあるかを決定することにより違成されものであり、 そしてプログラミングデータは個々のセルの前記電気 的特性がそのような関風の減少させられた領域内に存 在するときを決定することを含み、前記個々のセルは